论文部分内容阅读
随着信息技术的发展,通讯、雷达等领域对高速、大容量数据实时采集提出了更高的要求。在实际测试领域应用中,有一些数据采集过程要求有长时间、大批量的数据吞吐能力,要求数据能够实时采集并存储。与传统的数据采集系统相比,本设计实现的高速大容量数据采集系统,不需要CPU指令控制,而是基于FPGA的全硬件操作,因此可以连续不间断地高速实时地采集、存储一定容量的数据,而不受总线带宽和其它应用程序运行的影响,具有高可靠性。本论文的主要研究工作如下:1.对发展高速数据采集系统的必要性和重大意义进行了研究,分析了国内外高速数据采集系统研究现状,针对本系统的性能指标和数据跨时钟域传输、SDRAM控制时序复杂等设计难点,提出了FPGA控制系统时序的设计方案。2.分析了DPRAM和SDRAM的工作原理。由于本设计要求较高的时钟频率及丰富的逻辑资源,选用了Xilinx公司的Virtex-4系列FPGA芯片。设计了FPGA控制实现DPRAM缓存、FPGA和DSP分时控制SDRAM读写的硬件结构,满足了大容量高速连续数据流不间断存储的要求。3.根据系统设计方案,利用带通采样定理计算采样频率;设计了SDRAM控制器的状态转移过程;采用VHDL语言和原理图结合的混合设计输入法,实现了SDRAM控制器,两个DPRAM及其控制器,以及与DSP之间的接口的模块设计,给出了主要模块的VHDL代码、逻辑原理图及Modelsim仿真波形图。4.本课题通过对高速实时大容量数据采集系统的设计,解决了数据采集过程要求有长时间、大批量的数据吞吐能力,要求数据能够实时采集实时存盘等问题。通过DSP测试SDRAM中存储的数据,实验证明数据正确。本设计成功地实现了利用FPGA高速实时地采集大容量数据。