论文部分内容阅读
随着集成电路制造工艺进入纳米级，高性能微处理器的物理设计面临着越来越多的挑战：不断增加的工艺、电压、温度的在片波动，超大的设计规模，高主频、低功耗的设计要求。这些挑战正推动着物理设计方法学的深刻变革。
本文针对当前高性能微处理器的物理设计，结合龙芯多核处理器的研制，对工艺在片波动、功耗分析、压降分析进行了研究，提出了一些新的物理设计方法。本文主要贡献如下：
1．提出了一种新的门单元延迟的统计分析模型和一种新的统计静态时序分析方法。针对工艺在片波动，通过对影响门单元延迟的工艺参数进行分析，利用门延迟公式的泰勒展开，推导出一种新的门单元延迟统计分析模型，可为抗工艺在片波动物理设计方法提供理论依据。针对芯片级时序分析，新的统计静态时序分析方法采用蒙特卡罗仿真对不同输入斜率和输出负载下门单元延迟及输出斜率进行统计建模，和HSPICE仿真对比表明该方法的误差在5％以内。结合门单元统计分析模型及芯片级统计时序分析方法，本文提出了一些新的抗在片波动方法。这些方法多数应用到了龙芯处理器物理设计中。
2．提出了一种基于开关变量的门级功耗分析方法。首先结合结构特点，对门级网表进行开关变量的提取，产生开关变量的约束。再根据这些约束形成线性方程组，把最大功耗问题转化为线性规划求最优解问题。这种方法能够考虑到仿真方法难以覆盖的情况，得到的最大功耗更加准确。本文以龙芯3号向量运算部件为例和仿真方法进行了对比，结果表明该方法分析出的最大功耗提高了46%，分析速度提高25%以上。
3．提出了一种基于开关变量的压降分析方法。首先根据电源地网络及供电点的分布建立节点电压方程；然后利用基于开关变量的功耗分析方法建立开关变量的约束方程及每个节点的电流源方程，形成线性规划方程组；最后对每个节点的最大压降求解。本文以龙芯3号向量运算部件为例进行了实例验证。结果表明利用基于开关变量的压降分析方法找到的最大压降比仿真法增加了30%。
本文的成果都结合了的物理设计实践，具有很强的实用性。可以为未来龙芯多核处理器提供设计方法参考，也可以扩展应用到其他纳米级高性能处理器设计中。