论文部分内容阅读
粒子探测系统有着广泛的应用。读出电路将探测器产生的微弱电信号进行转换、放大等处理，是数据获取系统的最前端，直接与探测器相连，对整个系统的性能影响最大，噪声特性是设计的首要考虑因素。近些年来，探测器阵列规模越来越大，CMOS集成电路成为读出电路最重要的实现方式，设计低噪声、集成更多功能的多通道读出电路是目前的研究热点之一。
本论文主要研究内容是CMOS工艺下半导体粒子探测器读出电路的设计，完成了主要电路模块的设计和流片、测试，并在此基础上完成了完整的四通道读出电路的设计。电荷灵敏放大器和成形器是影响电路性能的关键单元，设计时主要考虑因素是噪声特性，同时要满足增益、速度等方面的要求。测试结果验证了电路结构的可行性，但噪声指标还有优化的余地。除此之外，读出电路还实现了峰值检测保持、自触发、堆积抑制以及稀疏化读出等功能。
本论文的创新点有：
(1)提出了一种降低噪声的电荷灵敏放大器结构：在尾电流源的源端加入多晶硅电阻构成负反馈，以减小尾电流源的等效跨导，从而降低了热噪声和1/f噪声，特别是在探测器电容较大时，效果更为明显。仿真结果表明，与传统结构相比，探测器电容为150pF时，等效噪声电子数减少了52％。
(2)提出了用线性区MOS管电阻补偿工艺偏差的方法：在有源RC型成形器中，时间常数受工艺影响很大，为此，用线性区MOS管电阻与多晶硅电阻串联来补偿工艺偏差。其中的MOS管电阻用两组不同尺寸的MOS管并联实现，以在线性度与调节范围之间进行折衷。
(3)提出了一种具有堆积抑制功能的触发逻辑：由阈值甄别器和过零甄别器产生峰值检测保持电路的使能信号，在成形器输出达到峰值直到回复到基线电压这段时间内，峰值检测保持单元与成形器断开，抑制了发生在成形器输出脉冲下降沿的堆积。过零甄别器采用四输入端的结构，其中两端外加阈值电压，通过调节该电压消除甄别器失调电压的影响。
(4)提出了一种新型的稀疏化方法：它是基于自触发的同步逻辑，充分利用了峰值检测保持电路的保持功能，当一个通道占用公共输出级读出时，其它通道的触发信号被保存、延迟后再处理，从而减小了时间死区，降低误码率。