论文部分内容阅读
高精度的Sigma-Delta模数转换器是目前混合信号集成电路设计领域的一个研究热点。∑-△ADC是一种基于频域概念的模数转换器，它通过过采样、噪声整形以及数字滤波技术，大大降低了对模拟电路的精度和匹配性的要求，已经成为实现高精度模数转换的主要方式。 本文设计了一个主要应用于音频信号处理的高精度低功耗∑-△ADC，该ADC由一个模拟调制器和一个数字降采样滤波器组成。我们对∑-△ADC的系统设计进行了细致的研究，采用matlab软件进行建模和系统行为仿真，总结了一套完整的设计流程。 模拟调制器的设计中，首先对调制器的原理和各种结构进行了深入分析，同时考虑了各种非理想因素对系统性能的影响，在simulink中的∑-△工具箱的帮助下进行调制器系统设计，确定调制器的拓扑结构和级间参数以及各个子模块电路的性能指标。完成调制器的系统设计后，在cadence spectre中设计和仿真子模块电路。设计的∑-△调制器采用单比特量化的5阶单环前馈结构，过采样率为256，电源电压为5V。仿真显示，在20KHz转换频率下，调制器的SNDR达到108.9dB，功耗为19.68mW。 数字降采样滤波器采用全数字电路实现，输入采样频率为12.288MHz，降采样率为256。为了减少面积和功耗，数字滤波器采用四级结构，即CIC滤波器，补偿滤波器和两级半带滤波器，然后分别对各级滤波器的具体结构进行了分析和设计。接着详细地讨论了滤波器的系数量化和位宽的选择的问题，系数都采用CSD码实现。整个滤波器经过Modelsim后仿，SNDR达到110.3dB，符合设计要求。 采用英飞凌的0.11um CMOS工艺完成了整个∑-△ADC的版图设计，并送出流片。版图面积为1.76mm*1.76mm，采用QFN封装。最后制定了芯片的测试方案，绘制了PCB测试板。测试结果表明，该ADC能够正确完成模数转换，但是测试性能与设计性能尚有距离，论文分析总结了设计与测试不一致的原因，制定了改进的设计和测试方案。