论文部分内容阅读
在信息时代，人们对数字化视频信息的要求与日俱增。H.264/AVC算法自出现以来，以其压缩率高、适用多种环境的特点，得到广泛应用。由于H.264算法处理未编码的原始视频数据，在处理过程中，需要读入大量的视频数据，因此在使用ASIC方法实现H.264编码器时，需要对芯片内部存储结构进行合理规划，以优化芯片的速度、功耗、面积等性能参数，以及物理实现时的版图规划;并根据存储结构设计接口实现编码器和外部数据的交互。 北京大学深圳研究生院微系统集成电路实验室开发出一款H.264编码器IP，本文在本IP的设计验证过程中完成了以下工作: 1、本文通过研究H.264算法中的主要子模块的算法，分析该编码器各主要子模块在运行过程中所需求的数据，安排其数据来源，并针对这些子模块算法的特点设计用于缓存数据的存储器的大小，供给内部模块使用; 2、本文完成了H.264编码器和DDR3存储器交互的接口部分的RTL设计，设计进行了参数化设计和模块化改造，方便迁移到其他方案的应用环境中，并在设计过程中根据接口部分的实际需求针对内部的存储器的具体结构和类型进行了定义，确保数据读写的正确; 3、本文中设计的接口和H.264编码器在Xilinx DN-DualV6-PCIE-4 FPGA上进行了算法验证，并进行了物理实现。芯片采用SMIC65nm工艺，面积约为2270×2268.8μm2，最高运行频率为330MHz，可以实现80帧/秒的720P视频编码，满足720P@60FPS的设计需求。