论文部分内容阅读
论文叙述了半导体存储器的发展现状，对非挥发性半导体存储器及其工作模式等做了重点阐述。多晶硅薄膜浮栅存储器是目前应用最为广泛，技术最为成熟的非挥发半导体存储器，但随着器件特征尺寸的不断缩小，连续浮栅结构中存储的电荷将会通过超薄隧穿氧化层中的缺陷泄漏，导致器件的存储特性退化。纳米晶浮栅存储器件由于其可避免所存储电荷从超薄隧穿氧化层中的缺陷发生级联泄漏，仍能保持原有的工作模式，且具有低压擦写及增强的耐久性等优点，已被认为将成为继多晶硅薄膜浮栅存储器之后的下一代非挥发浮栅存储器。进一步，论文介绍了纳米晶浮栅存储器存储机制和存储介质及其制备方法，并对几种新型的纳米晶浮栅存储器进行了讨论。其中，特别论述了异质纳米晶浮栅存储结构，指出通过引入复合势垒，使擦写时电荷只隧穿过单势垒，而存储时电荷泄漏需隧穿过复合势垒，减小电荷存储时的泄漏隧穿几率，从而解决单纳米晶浮栅存储器所面临的长时间存储与较快擦写特性间的矛盾。
论文工作研究了多种单纳米晶浮栅存储介质的制备及存储特性，发展和丰富了应用于浮栅存储器的纳米晶的制备方法和技术。我们采用PECVD淀积氢化纳米硅(nc—Si：H)薄膜，获得了高晶态比(～43％)的nc—Si：H薄膜。通过快速退火处理，其电容存储结构样品的电容—电压(C—V)平带电压偏移增加至约1.9 V，具有更好的电荷俘获能力。因为纳米硅薄膜中存在有更多的成核中心，退火后其纳米晶粒密度比非晶硅薄膜更高，从而nc—Si：H薄膜浮栅存储结构比非晶硅浮栅存储结构具有更好的电荷存储特性；同时，我们研究了金属纳米晶浮栅存储结构。其一，采用化学微乳液方法合成了粒径约为5nm的PtAu纳米颗粒，并使用LB膜方法获得到了PtAu纳米颗粒的均匀二维阵列，密度约为1011 cm-2，其电容存储结构样品的C—V曲线存在约0.6 V的平带电压偏移；再者，我们还采用相转移法合成得到约4.5 nm的Au纳米颗粒，采用旋涂法得到了密度约为5×1011cm-2的Au纳米颗粒阵列。其电容存储结构样品的C—V曲线的平带电压偏移可达2.5 V，数据分析表明所制备Au纳米颗粒的费米能级有可能位于Si的禁带中央附近。
论文工作重点研究了异质纳米晶浮栅存储结构制备及存储特性。在理论模拟工作中，采用单电子等效电路的准经典近似Monte Carlo数值模拟方法给出了异质纳米晶浮栅存储结构的基本特性，结果表明异质纳米晶引入的复合势垒中较低势垒Φ2对于器件的存储时间有着重要影响，在隧穿氧化层厚度为2.5 nm，Φ2为0.12 eV时，存储时间即可达到数年；对于锗硅异质纳米晶而言，锗的价带顶比硅高约0.5 eV，因而其空穴存储特性将更为优异。进一步，我们在实验上首次成功制备了基于渐变锗硅异质纳米晶的浮栅存储结构，并首次得到了锗硅异质纳米晶浮栅存储结构的存储特性。首先采用LPCVD淀积了非晶硅薄膜上的锗纳米晶，然后通过NH4OH选择性化学刻蚀得到密度和直径分别约为2×1010cm-2和10 nm的渐变锗硅异质纳米晶。对其电容存储结构样品的测试表明，-12 V至4 V扫描范围内所得C—V曲线的平带电压偏移约为1 V，并且注入的空穴在104秒时仅泄漏18％，而注入的电子在104秒后几乎全部泄漏，从而器件的空穴存储特性远优于电子存储特性；这是由于复合势垒中电子和空穴的能带差异所致，并且空穴复合势垒(约0.51 eV)的引入大大减小了空穴直接隧穿至氧化硅与衬底硅界面态的几率，提高了器件的空穴存储特性。同时，我们也在Pt/Si异质纳米晶存储结构研究取得了初步结果，实验测试表明此结构具有较好的存储性能。