论文部分内容阅读
随着集成电路特征尺寸的不断减小，单位面积功耗问题变得愈来愈严重。其中，静态功耗在总功耗中所占比重也越来越大。功耗评估变成集成电路设计步骤中关键的一环。本文通过建立集成电路泄漏功耗的分析框架和模型，在控制误差的同时，实现计算复杂度的简化，为集成电路设计设计流程提供功耗评估参考。 本文的主要工作包括: 一、建立功耗分析的整体框架。基于已有的研究成果，本文从建立标准单元的泄漏电流库，到基于解析表达式的泄漏电流数学模型推导，到应用修正的快速傅立叶变换进行简化计算，到基于空间相关性和逻辑相关性相结合的电路分析和建模，到最后的基于ISCAS85 Benchmark的计算验证，实现了一整套的电路分析框架和方法。 二、实现了修正的快速傅立叶变换的应用方法。修正的快速傅立叶变换在多点问题(Multi-pole Problem)有其独到的优势，在确保一定精度的条件下，能够有效地将计算复杂度从O(N2)减小到O(Nlog2N)。本文分析了修正的快速傅立叶变换的数学模型，并利用统计学功耗分析与其数学模型的共性，建立了基于集成电路版图的物理模型和分析框架。 三、在整体分析框架中嵌入了考虑逻辑相关性的分析方法。逻辑相关性的考虑会使得分析变得略微复杂，但可以保证更加准确的反映泄漏功耗的整体情况。在基于空间相关性考虑的修正快速傅立叶变换方法中加入基于逻辑相关性的分析，将每一个逻辑门拆分成不同的输入状态作为其分析的最小单元。在增加约四倍计算量的情况下，可以确保更精确的计算结果。 四、贯穿全过程的误差分析和精度误差的折中考虑。误差分析是计算过程中非常重要的一步，为了建立易于分析的数学模型，一定的误差可以容忍;为了减小误差（增加精度），有时候需要牺牲计算复杂度。二者是相互矛盾的统一体，根据不同的客观条件考虑对二者选择取舍，一般的优化设计在于实现二者某种衡量尺度下的最小乘积。本文在确保计算准确的条件下，尽量减少引入误差的环节，并对每一环节的误差和精度的考虑进行专门分析。