论文部分内容阅读
高速串行传输(SerDes)是目前缓解计算机系统中带宽瓶颈的一种关键技术。均衡器作为高速串行传输系统中消除码间干扰，提高传输速率的关键模块，越来越多的应用在实际的系统中。本文首先对高速传输系统中码间干扰产生的机理以及用均衡的方法消除码间干扰的原理做了深入的研究。并着重研究了易于用普通CMOS工艺实现的时域均衡器的原理，尤其是普遍应用的横向均衡器和判决反馈均衡器。
在此基础上，本文在ST65nmGP工艺下设计了一种带有预加重均衡器的收发机发送端和一种接收端的判决反馈均衡器。该发送端具有5个抽头，各抽头系数可编程调节，可实现PAM-2/PAM-4双发送机制，采用时钟交叠技术，PAM-2模式最高工作频率达到10Gb/s。实现了接收端5Gb/s3抽头的2.06mW的判决反馈均衡器，到达了较为优化的功耗效果。