论文部分内容阅读
电子计算机以及其他电子设备需要存储大量的数据，特别是电脑的普及、以及资料存储大容量的需求，使得半导体存储器产品获得了突飞猛进的发展。近年来随着信息技术的发展，对存储器的需求更是不断的扩大。快闪存储器(Flashmemory)简称闪存，是在80年代发展起来的新型非挥发性存储器。由于闪存具有整体擦除和按字节重新编程的功能，而且单元面积小、集成密度高、擦写速度快，比EEPROM更可靠等明显的优势，因此越来越受到重视，市场增长非常快，已经得到了非常广泛的应用。 随着半导体技术的发展和市场的需求，闪存器件的发展也一直遵循着摩尔定律(Moore's Law)，随着闪存器件设计的不断进步和工艺条件的不断提高，如何在小尺寸条件下保证高密度、大容量、高速度、低功耗的半导体存储器成为了技术发展的前沿。本论文以提高器件的编程效率以及降低工作电压和功耗为主要目标，提出新结构的闪存器件，使得器件的性能得到改善。 1、针对传统浮栅闪存低编程效率、高编程功耗、和小尺寸下的穿通效应等问题，我们提出了一种新型的基于隧穿场效应晶体管TFET(Tunneling Field EffectTransistor)闪存，该器件具有编程效率高、功耗低、等比例缩小能力强、与标准CMOS工艺兼容等优势。通过二维数值模拟CHE编程，观察到TFET闪存横向电场的峰值由漏端移到了源端，而且峰值是传统闪存器件的2倍多，因此TFET闪存器件的编程效率得到了提高。通过使用欠覆盖结构的漏端，改善了TFET闪存的双极导通效应，使得器件漏端的带带隧穿得到控制，泄露电流减小，功耗也随着减小。另外，由于TFET闪存在结构上不同类型的源漏掺杂，因此源漏穿通效应得到明显的改善。而且TFET隧穿电流与隧穿结的电场相关，与沟道输运能力相关性很小，因此TFET具有比较好的尺寸缩小能力。通过模拟验证了器件在小尺寸下的编程效率有所提升。 2、闪存器件的浮栅没有引出端，因此无法读取到编程状态下的栅极电流，为了验证TFET闪存器件的高编程效率，我们设计了虚拟浮栅结构闪存来表征编程效率的实验方案。在标准COMS制备工艺的基础上，设计了TFET虚拟浮栅闪存器件的工艺制备方法，并在微纳加工重点实验室成功制备了器件。通过测试实验样品，观察到基于TFET闪存器件的编程效率大于10-4，而传统的闪存器件的编程效率为10-6，验证了基于TFET闪存器件的编程效率比传统的闪存器件的编程效率要高两个数量级。并在上述实验的基础上，设计出TFET闪存器件的实验方案和基于TFET的SONOS结构闪存的制备工艺。 3、为了解决TFET浮栅闪存器件开态电流低和双极导通效应的问题，提出了一种基于肖特基场效应晶体管SBMOS(Schottky Barrier MOSFET)的浮栅闪存器件，并对器件的工作原理和特性进行了详细的分析，发现SBMOS闪存还具有高编程效率和低操作电压的优势。通过二维模拟分析了其基本的电学特性，包括基本的直流特性，采用沟道热电子注入编程CHE和FN隧穿效应擦除的阈值变化，以及在尺寸缩小过程中器件的编程和擦除特性。这种结构的浮栅闪存不仅使得器件的开态电流提高了两个数量级，而且优化了沟道热电子注入编程时的横向电场，使得编程效率和编程速度得到提高，编程功耗也随之降低。另外与TFET浮栅闪存相比，可以采用较低的电压得到同样的阈值窗口，因此可以降低器件的工作电压。同时采用肖特基源端的闪存器件可以很好的抑制源漏穿通效应和短沟效应等小尺寸问题，因此器件有很好的器件缩小能力，可以通过缩小沟道长度，提高集成密度。