论文部分内容阅读
近年来,语音交互成为一门热门研究领域。智能手机、车载电子等设备上具备语音交互功能成为了一种趋势。语音交互简化了人机交互的方式,同时带来了良好的用户体验。语音交互中的核心语音识别算法在研究上已经取得了较杰出的成果,然而在硬件平台实现的研究进展却相对迟缓。现有的语音识别平台存在着结构复杂、功耗大、成本高等不足,导致其应用领域有一定的局限性。随着微电子工艺技术的发展,高性能、低功耗的现场可编程门阵列(FPGA,Field Programmable Gate Array)不断推陈出新,新一代的FPGA集成了中央处理器与数字处理器内核,为实现片上系统(SoC,System on Chip)提供了强大的支持。因此本课题从SoC架构设计、算法硬件化等方面入手,为语音识别系统的产品化提供解决方案。本文研究基于隐马尔可夫模型和混合高斯模型的语音识别算法。首先,本文分析了语音识别系统的性能需求,提出以Xilinx公司的Kintex-7作为FPGA主控芯片和内嵌AndesCore N10作为CPU的SoC架构设计方案,且自主设计了FPGA开发板。其次,在逻辑设计上,着重解决SoC的硬件架构设计、高数据吞吐率系统的存储缓存设计瓶颈、算法子模块的硬件设计以及系统的验证评估方案等问题。采用Verilog硬件描述语言完成了语音识别系统的行为级描述,在FPGA开发板上实现一套从语音信号采集、数据模型缓存、数据识别处理、结果显示的完整演示系统。最后,使用Verdi仿真平台和在线逻辑分析仪(ChipScope)对系统进行了功能仿真验证和上板测试。FPGA数据测试的结果表明,语音识别系统的各个模块时序正确无误,语音识别率在95%以上,一帧语音识别总耗时10ms左右,达到课题识别率和实时性要求。在FPGA原型验证完成的基础上,为下一步开展语音识别算法芯片化、产品化奠定了基础。