论文部分内容阅读
随着芯片设计技术的不断进步，特别是大容量存储设备的广泛使用，使得高速总线的应用越来越广泛。USB技术是一种高速串行接口总线技术，由于其具有易用、高传输速率、向下兼容、扩展丰富、接口供电、支持热插拔、功耗低等特点，使得其成为目前在计算机外设以及高速存储设备上使用最多最被看好的一项技术，它具有广阔的发展前景。而随着芯片设计越来越复杂，要想在规定的时间内达到设计目标也越来越困难，为此出现了ASIC设计流程规范，芯片设计通过遵守设计流程，每一步都达到设计要求，这样在遵守时间的同时得到高可靠性，这样以ASIC设计流程为基础对USB物理层芯片进行设计，其具有广阔的市场前景和现实意义。
本文通过分析USB协议，特别是收发器宏单元接口(UTMI)部分协议，对传统的UTMI系统架构进行了改进，总体结构分为三大部分：模拟部分；480MHz时钟域数字逻辑，包括位填充和反位填充、反转不归零编解码(NRZI)和解码、串并和并串转换中的移位寄存器、发送和接收状态机、时钟数据恢复模块等；60MHz时钟域数字逻辑部分，主要包括串并和并串转换中保持寄存器、串行接口引擎(SIE)接口转换逻辑等。其中数字部分以480MHz时钟作为系统时钟，对于发送和接收模块，采用门控时钟的方法来降低系统功耗，对具体电路的设计采用以面积换时间的方法设计高速电路。
本设计难点在时钟数据恢复模块，通过比较分析业界流行的时钟恢复方法：模拟CDR技术和过采样技术，分析其优缺点，在此基础上提出结合这两种传统方法的方法，设计出兼具结构简单和恢复速度快的优点的自动反馈调节时钟恢复电路，此电路利用了锁相环中的延时单元来实现。其主体部分为数字逻辑实现，设计简单可靠，且降低了功耗。最后通过仿真验证设计，其完全满足设计要求，并给出了物理综合结果。本文是一个完整的ASIC前端设计。从系统架构的选择和设计，到最后综合给出门级网表，采用业界最流行的设计流程和项目管理方法，对通用ASIC的前端设计具有参考意义。而本设计中的难点，也是最具创新的部分——时钟数据恢复模块不仅能够USB2．0芯片中应用，还能应用于串行高级技术附件(SATA)及其他高速串行总线中，为通用的时钟恢复电路设计提供了第三套解决方案，简化了此类芯片的设计难度，具有广阔的市场前景和学术价值。