论文部分内容阅读
水下自主潜器(AUV)活动范围大,并且适于深水作业。因此,人们在越来越多开始逐渐选择利用AUV进行深水条件下的矿产勘探,但是受制于水下多种环境因素的限制,AUV需要定期回归支持平台进行能源补充。在其回收过程中,主要依靠内部的惯性导航系统、声学定位系统以及多普勒计程仪等设备完成联合导航的任务。为了实现适用于AUV水下对接的超短基线设备,系统采用了将换能器和硬件处理平台封装在同一壳内的集成化结构。相较于以往的分离式结构,设备在结构更紧凑,但也为硬件电路设计带来了难度,在电路设计时需要充分考虑系统对于体积和功耗的限制,在不影响系统定位性能的前提下,需要尽量选取低功耗和小体积的设计方案。同时,为了能够实现对水下定位数据信息的备份,电路系统中还专门设计了数据存储电路。整个硬件平台按照功能的不同主要分为四个部分:接收单元、发射单元、信号处理单元以及数据存储单元。其中,接收单元主要负责将水听器接收到的微弱电信号进行放大和滤波以适于处理单元进行信号处理。论文中对于增益可控的放大电路、有源滤波电路及光耦隔离电路的原理进行分析,并给出了符合论文技术指标要求的电路设计。发射单元的主要作用是将数字信号转化为大功率脉冲信号,并通过换能器辐射到水中,为了满足小体积和大功率的要求,论文中的发射单元采用了 D类功率放大电路的设计。论文对于MOSFET选型的原则、MOSFET驱动电路的特点、变压器的参数设计以及阻抗匹配等问题进行了分析,并给出了符合本文技术指标要求的电路设计。数据存储单元主要负责在系统工作期间,完成对原始数据的存储。信号处理单元为系统的核心部分,其采用的处理器为Cyclone II系列FPGA EP2C8Q208I8和两片定点DSP处理器TMS320C6416,并且,根据DSP功能的不同,将其分为主片DSP和从片DSP。其中,FPGA在系统中主要负责AD信号采集、FIR滤波、数据传输、同步信号产生、系统工作模式配置等功能,从片DSP主要负责对FPGA传输过来的数据进行处理,计算得到时延估计值,并将结果通过多通道缓冲串口传递给主片DSP。主片DSP根据串口协议RS-232/RS-422输入的GPS数据、罗经数据以及从片DSP的时延估计结果,综合计算出大地坐标下的目标位置,并将定位结果通过串口输出到水下潜器的主机中。通过实验室联调表明,论文设计的硬件平台工作稳定,能够满足系统设计需求。