论文部分内容阅读
不断发展的无线通信技术对于多模多频系统的集成提出了更高的要求。覆盖多种通信制式、多个模式，并支持多种应用的射频集成电路设计已成为研究热点。与此同时，CMOS工艺在成本、功耗和集成度等方面的优势使其逐渐成为实现射频集成电路的首选工艺。以CMOS工艺为基础，实现全集成、多模式、多频段的射频前端是未来无线通信技术发展的必然方向。作为无线收发机的核心组成模块，频率合成器不仅决定了整个收发机性能的好坏，也是实现无线收发机全集成的关键瓶颈之一。
本论文以多模多频应用为目标，系统的研究了锁相环频率合成器的系统结构、工作原理及设计方法。针对适用于多模多频应用的频率合成器结构及关键电路模块等方面提出相应的技术和解决方法，并取得以下主要成果:
针对宽输出频率范围对LC-VCO调谐增益和起振条件的影响，引入具有优化单位值的二进制开关可变电容阵列和二进制开关负阻抗阵列加以解决，并做了详尽的理论分析;采用0.18-μm CMOS工艺实现了一款1.9～3.1GHz的宽带LC-VCO芯片。测试结果表明:该VCO核心消耗电流随工作频段的不同在4～13.2mA之间变化;在整个频率输出范围内调谐增益为50～60MHz/V，变化率仅为±9％;在3GHz输出频率1MHz频偏处相位噪声为-117dBc/Hz。
为进一步扩展VCO的输出频率范围，提出了一种电流复用、基于片上变压器的宽带VCO结构，并对其电路结构及设计理论做了深度剖析;采用0.18-μmCMOS工艺实现了一款频率调谐范围覆盖1.98～5.58GHz（相对频率调谐范围为95％）的宽带VCO芯片。采用1.8V电源电压供电，该宽带VCO核心消耗电流为5.6～7.2mA，在整个频率调谐范围相位噪声为-108.6～122.8dBc/Hz@1MHz，优值FOMT为-192～-199dBc/Hz。
采用0.18-μm CMOS工艺设计实现了一个可支持GPS、Galileo、Beidou2（北斗2）、TD-SCDMA等标准的多模多频频率合成器。该频率合成器仅采用一个多频段VCO以覆盖所要求的频段，整体结构的设计充分考虑了功耗、面积及相位噪声等性能的折衷。通过切换分频模式(整数分频模式对应GPS/Galileo/Beidou2，分数分频模式对应TD-SCDMA)、参考频率以及电荷泵电流以满足各个标准不同的频率精度要求及保持各种工作模式下的锁相环环路带宽。此外，为减少分数分频模式下的分数杂散，设计了一种长输出序列、低硬件消耗的MASH1-1-1△∑调制器。该频率合成器采用1.8V电源电压供电，消耗电流为13.4～16.2mA。带内100kHz频偏处相位噪声小于-80dBc/Hz，带外相位噪声在1MHz频偏处为-113～-124dBc/Hz，整数分频模式下参考杂散＜-70dBc，分数模式下带外分数杂散＜-65dBc。两种分频模式下环路锁定时间都小于30μs。测试结果表明该频率合成器满足应用要求。