论文部分内容阅读
高加速应力试验是可靠性试验领域的重要研究方向,它可以快速有效的激发产品内部缺陷和薄弱环节,确定产品耐受应力极限,大幅度提高试验效率,降低产品研发成本。国内尚未对电子元器件开展系统的高加速应力试验工作,缺乏系统的试验方法研究和相应的极限应力试验的数据积累,因此,本课题针对高密度封装的IC开展了高加速应力试验及失效研究,研究内容包括高加速应力试验方法研究、失效机理研究以及试验剖面模拟仿真。本文首先针对五种高密度封装的典型微电路进行了高加速应力试验,对每种样品分别系统的开展了温度步进试验、温度循环试验、振动步进试验,以及温度循环加上振动步进的复合应力试验。研制专用夹具和转接板,使用测量静态电源电流和管脚电压监测的在线监测方法,实现了对管脚参数的在线监控。然后,针对高密度封装IC失效样品,研究了五种样品在高加速应力条件下的性能变化情况,研究了应力条件下暴露出的失效模式和失效机理。试验结果暴露出塑封样品分层开裂、键合点脱落等失效模式,以及陶瓷封装样品键合点化合物生长,导电胶开裂、铝膜氧化、管脚断裂等失效模式,分析了热应力、机械应力下化合物间扩散生长,键合失效等失效机理。研究结果表明针对高密度封装IC进行高加速应力试验时,温度循环试验是最为有效的应力施加类型,对大多数高密度封装IC,温循剖面采用-65℃~165℃的高低温端点温度,15min的保温时间,循环数保持在5个以内,可以高效地实现样品缺陷的激发。最后,使用ANSYS有限元分析对温度循环试验剖面的优化进行了讨论,并结合高加速应力试验的试验结果进行了综合分析,分析结果得到针对高密度封装IC,高效的温循试验应设置循环次数4~6次,温变率采用试验仪器最高温变率值,保温时间选择10-20min。结果验证了试验得到的高效温循剖面的正确性。论文结果为开展高密度封装集成电路的高加速应力筛选提供了一定的技术参考。