论文部分内容阅读
随着集成电路工艺尺寸向着超深亚微米级甚至纳米级的进一步缩小,芯片单位面积上的功耗密度不断上升,这使功耗成为集成电路设计中必须考虑的关键问题。亚阈值设计通过降低系统的电源电压至亚阈值区域有效地降低系统的功耗。然而,在亚闽值区域的MOS晶体管呈现出与其在强反型区域(Vdd>Vth)完全不同的电气特性,其性能更易受工艺、电源电压、温度(Process、Voltage、Temperature, PVT)波动的影响。如何提高亚阈值设计(特别是亚阈值SRAM)的鲁棒性成为本文的研究重点。本文首先分析了MOS管随着电源电压的下降所体现出的性能差异,然后以反相器为示例分析了基本逻辑功能单元在进入亚闽值区域后受PVT波动的影响。最后,本文提出一种亚闽值SRAM PVT波动补偿方案。该方案在系统级通过设计SRAM片上读出时间检测电路,同时对电源电压进行闭环反馈控制,确保SRAM在不同的工作环境下均能正常工作并且最大程度的降低电源电压以达到降低功耗的目的；在电路级提出自适应提高亚闽值鲁棒性的电路,该电路自适应的提高亚阈值SRAM的读噪声容限和保持噪声容限。本文的创新点包括：(?) SRAM系统级补偿方案该补偿电路通过判断亚闽值SRAM的读出时间来判定SRAM的工艺角及温度,进而白适应调节SRAM的电源电压。以达到在满足SRAM读出时间的要求的同时,最大限度的降低SRAM功耗的目的。仿真结果显示：在业闽值SRAM工作在500KHz的频率下,该电路能正常工作。并能在(0.3～0.6)V之间自适应的调节SRAM电源电压,确保SRAM的读出时间在(0.375～0.625)us之间。(?) SRAM电路级补偿方案提出一款提高亚阈值SRAM存储单元读噪声及保持噪声容限的电路。该电路通过检测MOS管阈值电压判定亚阈值SRAM存储单元所处工艺状态,进而调节PMOS管衬底电压达到提高亚阈值存储单元工艺鲁棒性的日的。仿真结果表明,采用本设计后,亚阈值6T存储单元在电源电压300mV时的读噪声容限及保持噪声容限的均值(mean)分别提高18%和0.7%,标准差(Std)分别提高了82%和29.4%。与此同时,本文设计还具有宽工作电源电压的特点,在电源电压(0.2-0.5)V范围内均可以有效提高存储单元的保持噪声和读噪声容限,而几乎没有降低写噪声容限。同时,为了便于多电源电压系统中亚阈值SRAM与其余模块相连接,本文提出了一款亚阈值时钟限幅电路。测试结果显示该电路在300mV时很好的起到限幅反相的作用。设计一款可编程输出LDO本文设计了一款可编程输出LDO,该输出LDO输入电压为1.2V,输出电压为300mV-600mV可调。分为8级调节,每级输出变化约42.86mV。该可编程输出LDO已经65nm工艺流片验证。本文提出的PVT补偿方案已应用于65nm容量为256×16的亚闽值SRAM中,仿真结果表明该补偿方案能够很好的提高亚阈值SRAM的鲁棒性。