论文部分内容阅读
与非晶硅薄膜晶体管相比，在低成本、大面积电子器件如柔性显示、生化传感器、智能卡的潜在应用，使有机薄膜晶体管（OTFT）受到广泛的关注。其中并五苯（Pentacene）OTFT展现了诱人的优点，如：高场效应迁移率，低制备温度，低成本等。而Pentacene的场效应迁移率不但取决于Pentacene的晶体质量，还决定于界面性质等因素。界面又包括有机半导体层/绝缘层界面，源漏电极/有机半导体层界面。过去数十年中，各种表面处理如氧等离子、表面自组装层处理等方法均用于修饰这两种界面，以达到改善OTFT性能的目的。而通过掺杂改变界面性质是一种比较简单可行的方法。在本论文中我们主要研究酞菁锌（ZnPc）掺杂对OTFT性能的影响。本论文主要做了以下工作：制备了底栅顶接触OTFT（Organic Thin Film Transistor），并以表面生长有氮化硅层的硅为衬底，以Pentacene为有机半导体层，以金为源漏电极，并利用无机MOSFET参数提取方法计算提取了器件的相关参数。我们提出在OTFT的Pentacene层中掺杂在有机太阳能电池和OLED中大量使用的ZnPc的材料，这种材料能够改善被掺杂材料的表面形貌。首先制作了一组不同掺杂位置的器件：未掺杂器件，底掺杂（在底栅顶接触OTFT中在靠近绝缘层的Pentacene层中掺杂）器件，顶掺杂（在底栅顶接触OTFT中靠近源漏电极的Pentacene有机半导体层中掺杂）ZnPc器件，器件的掺杂浓度均为10%，掺杂厚度均为10nm，测试结果得到：三个器件的迁移率分别为4.12×10-2cm2/Vs、2.68×10-3cm2/Vs、4.75×10-2cm2/Vs，阈值电压分别为-2.64V、-7.06V、-1.26V，可见顶掺杂ZnPc使器件性能提高，底掺杂ZnPc降低器件性能。我们分析认为顶掺杂ZnPc使器件性能提高是由于顶掺杂ZnPc使靠近源漏电极的有机半导体层粗糙度降低，一定程度上阻挡了沉积的源漏电极金属渗透进入Pentacene有源层，从而减小了表面偶极层产生几率，减小了空穴注入有机半导体的势垒，使器件性能增强。ZnPc材料自身阻碍空穴传输，从而底掺杂ZnPc使器件性能降低。为了验证以上结论我们做了两组实验。实验一：在生长有氮化硅的硅衬底上制作了两组样品：第一组在衬底上利用真空沉积生长100nm Pentacene层，第二组样品是在其上利用同样方法依次生长90nm Pentacene层、10nm20%ZnPc掺杂层。将这两组样品进行原子力显微，得到两组样品的平均粗糙度分别为11.10nm和9.34nm，可见顶掺杂ZnPc确实能降低Pentacene层的粗糙度。实验二：我们制作了两个单载流子器件，器件结构分别为器件1： ITO衬底/10nmMoOx/40nmPentacene/10nm MoOx/Al；器件2：ITO衬底/10nm MoOx/40nm20%ZnPc掺杂Pentacene层/10nm MoOx/Al，测试其电流密度-电压曲线我们得到器件2电流密度小于器件1，在电压为5V时电流密度下降34%，可见ZnPc材料阻碍空穴传输。为进一步验证ZnPc阻碍空穴传输这个结论，我们制作了不同底掺杂厚度器件，使器件底掺杂浓度为10%，底掺杂厚度分别为0、1nm、5nm、10nm，由测试我们得到随底掺杂厚度增加，器件性能迅速变差，迁移率由4.09×10-2cm2/Vs下降到6.61×10-3cm2/Vs，阈值电压由-5.49V增加到-6.82V。为进一步优化器件性能，我们制作了不同顶掺杂ZnPc浓度的器件：使顶掺杂厚度为10nm，顶掺杂浓度分别为5%、10%、20%、40%，得到顶掺杂ZnPc厚度为10nm时，最佳掺杂浓度为20%，其饱和区迁移率（Vds=-20V）为5.35×10-2cm2/V.s，阈值电压最低为-0.75V，与未掺杂器件相比器件迁移率提高30%。