论文部分内容阅读
8位分辨率的高速模/数转换器作为模拟系统和数字系统的接口,在各种通讯系统和电子仪器中有着非常广泛的应用前景,例如我们常见的便携式数字示波器和千兆以太网的前置接收端,在对信号进行相应的处理和传输前都需要利用高速8位模/数转换器将输入的模拟信号转变成数字信号.而在液晶平板显示器中,原始的RGB三色图像信号需转换成为相应的数字信号,并经过DSP处理后才能显示在液晶平板上.该文提出的8位高速模/数转换芯片采用了现在高速模/数转换芯片的主流设计方法:借用5级Pipeline(流水线)的设计结构以提高数据的转换速度,其中除去第一级流水线采用了一个4位Flash模/数转换器电路外,其余后续各级都采用了内插差分放大器电路,对前级的输出信号进行内插、比较、量化.这种高速流水线的设计结构不仅为并行多通道结构设计留下了设计余地,同时由于在每级流水线内部的设计中,借鉴了折叠内插高速模/数转换器设计的优点,只对各级的内插差分放大信号进行比较、量化,避免了传统Pipeline高速模/数转换芯片设计对高精度运算放大器,和数/模转换器的设计要求.系统内部具体电路结构采用简单差分输入对电路和PMOS源跟随器电路这类高速、低增益的开环电路以提高电路的转换速度.此外考虑到前级比较器电路的kickback噪声对参考电压的影响,我们设计了一种低电压,基本消除kickback影响的高速动态比较器电路用于第一级4-bit Flash模/数转换器电路中.用于减小模/数转换过程中非线性误差的重复内插技术,以及减少放大器数目和芯片面积、功耗的滑动开关技术也有被用到.最终的A/D转换器电路采用0.35um四层AL布线N阱CMOS混合信号工艺进行了版图设计,并对版图的布局和具体设计过程进行了分析.