论文部分内容阅读
在软件无线电中，数字信号处理技术得到了广泛的应用。传统的数字信号处理器顺序执行，处理效率低、重构性差，采用并行处理的FPGA实现的数字信号处理系统则具有很强的实时性和灵活性。因此，使用FPGA实现数字信号处理成为一种新的趋势。然而，传统FPGA开发方式要求工程师对硬件描述语言十分熟悉，并对硬件有一定了解，这对于算法工程师比较困难。随着研究的深入，国外公司推出了FPGA图形化开发环境及平台，但这些开发环境功能复杂，硬件平台资源有限，且采购费用昂贵，不能满足用户的不同需求。为此，本文在USDR平台上设计了FPGA图形化开发方案，并实现了直接序列扩频通信链路的图形化开发。该方案借鉴了国外FPGA图形化开发的思想，结合实际硬件平台，为使用FPGA进行系统开发的工程师提供了一种新的开发方案。第一，设计了USDR平台上的FPGA图形化开发方案。依据实际硬件平台的结构特点，借鉴System Generator设计工具，给出了一种适合USDR平台的FPGA图形化开发方案。该方案包括开发模板、自定义模块库和代码自动生成等功能。第二，研究了直接序列扩频通信链路的图形化设计方法。根据算法结构把通信链路划分为不同的功能模块，给出了关键模块的设计思路，并结合FPGA图形化开发方案对主要模块的内部结构进行了详细设计。第三，完成了FPGA图形化开发测试和通信链路数据收发测试。通过FPGA图形化开发测试验证了开发方案可行性；经过通信链路数据收发测试，实际误码率曲线与理论曲线相比，误码率为106时，信噪比恶化2~3dB，证实通信链路能够保障控制命令的可靠传输，具有较强的抗干扰能力，满足实际项目的应用需求。本文设计了USDR平台上的FPGA图形化开发方案，实现了直接序列扩频通信链路并在工程项目中得到应用。本文的研究丰富了国内FPGA图形化开发技术研究，与实际硬件平台结合也使其具有良好的商业价值。