论文部分内容阅读
随着集成电路工艺的飞速发展以及多核处理器性能的不断提升，芯片及系统间的互连通信对传输带宽的需求日益增长。传统的并行数据传输由于管脚数量以及时钟偏斜等限制，逐渐被以串行器/解串器（Serializer/Deserializer，SerDes）为代表的高速串行通信技术所取代。对于 SerDes系统而言，传输信道所带来的衰减、反射、串扰等不良特性是影响信号传输的主要因素，因此必须对信道特性有足够的认识并以此来规划电路的设计。此外，时钟数据恢复电路作为接收端的核心部件之一，其能否从数据中恢复出高精度低抖动的时钟，将直接关系到输出数据的正确与否。本文从系统和电路的角度出发，主要解决三个问题：1）传输信道的建模仿真；2）适用于二进制非归零码（Non-Return-to-Zero，NRZ）系统的时钟恢复电路与占空比校准电路设计；3）适用于四电平脉冲幅度调制（Four-level Pulse Amplitude Modulation，PAM-4）系统的时钟恢复电路设计。 首先，本文提出了一种基于物理模型的信道建模方法。将常见的背板信道按模块进行分解，然后根据传输线理论、平行板理论、多端口网络理论对信道进行全系统建模仿真。同时还提出一种参数化输入与中间数据保存复用相结合的仿真流程，从而克服了商用全波软件操作复杂、运算时间长、可重构性低的缺点。实验结果表明，本文提出的信道仿真工具，与商用软件相比，在30 GHz频段内，精度误差在10％以内，仿真速度可以提高两个数量级，并且具有较好的可扩展性。此外，为解决系统设计前期软件仿真数据量不足的问题，通过对常见抖动进行分类建模，根据高斯分布 Q因子以及互补误差函数的特性，提出了一种二次项拟合的误码率估计方法。可以快速精确推算得到10-12低误码率处的澡盆曲线分布，为SerDes系统仿真和前期设计提供良好的性能评估标准。 其次，本文设计了一款基于Bang-Bang鉴相器和相位旋转器的半速率时钟恢复电路。在设计过程中，着重分析了 D触发器的迟滞效应的产生原因以及对时钟锁定相位带来的影响，并给出了固有延时的表达式和估计值；通过对相位旋转器的输出相位线性度进行优化，减轻了插值量化误差；并通过减少解串器级数降低电路功耗。在65 nm CMOS工艺最差、典型、最优三个工艺角下进行仿真，该时钟恢复电路可以从不同信道上传输的10-16 Gb/s NRZ信号中恢复出低抖动时钟，满足10-12误码率要求。此外，为解决占空比失真给系统带来的不利影响，设计了一款高工作频率、宽可调范围、高校准精度、低输出抖动的时钟占空比校准电路。该占空比校准电路可运行在10-16 GHz频率下，将20%-80%占空比的输入时钟校准至输出误差小于±0.56%。 最后，为了解决PAM-4信号信噪比低、符号间抖动大、易受非理想均衡影响的不足，本文提出了两种可适用于 PAM-4信号的时钟恢复电路。第一种为Bang-Bang型结构，鉴相器采用自偏置灵敏放大器和双重异或判决逻辑设计，可以完成对多电平信号的采样与判决，并有效滤除PAM-4信号中非对称的无效边沿信息。第二种时钟恢复电路则是基于最小均方误差算法，以寻找眼图打开最大处的最佳采样点作为时钟收敛目标，从而克服了Bang-Bang型结构只能定位码元中心的缺点。为实现该电路结构，本文设计了新型的连续采样斜率检测器，以及可以滤除错误判决信息的时钟移动准则。在65 nm CMOS工艺下仿真结果表明，针对多种不同类型信道传输的25 Gb/s PAM-4信号，当信号质量较好时，两种电路的恢复效果相当；而当均衡不理想从而出现眼图非对称的情况时，最小均方误差时钟恢复电路能够准确定位信号最佳采样点，从而提供更低的误码率。 本文对高速串行链路的信道特性进行了分析，对应用于NRZ和PAM-4不同信号格式的时钟恢复电路和占空比校准电路进行了设计探索，提出了创新的建模方法、电路设计及优化策略，可以为下一代芯片间高速串行互连收发器系统设计提供参考和解决方案。