论文部分内容阅读
FPGA即现场可编程门阵列，作为一种可编程逻辑器件，用以构建数字电路系统，复杂的电脑处理器和简单的逻辑电路都可以通过FPGA来实现。FPGA问世二十余年以来，发展迅速，逐渐取代了其他开发设计器件，成为当下集成电路开发领域的优选工具。随着集成电路设计技术的日新月异和工艺的日益精进，FPGA的高集成度、高性价比、高速可编程等独特优势得到全面体现，其应用领域也因此日趋广泛，涉及范围涵盖电子医疗设备的开发和应用，移动通信平台，服务器集成设计、电子消费产品开发，互联网连接等诸多方面。 锁相环是一种常见的反馈控制型电路，根据环路接收的输入信号，通过比较调整输出信号和输入信号的相位差，并实现输入信号与输出信号频率同步和相位差保持恒定不变的目的。锁相环以其优越的工作性能和高适用性，在通讯、通信、自动控制、医学、军事工业等诸多领域里得到普遍应用。大规模现场可编程逻辑门阵列朝大规模方向的发展，使得在单片FPGA中集成一个或多个全数字锁相环已成为了可能。 二十一世纪是数字时代，在电子设计技术数字化的进程中，模拟锁相环路的劣势逐渐凸显，并渐渐淡出了工程领域，而数字锁相环路以其高集成度和低功耗等优点，取代了传统的模拟锁相环成为数字系统中锁相功能的主流设计方式。数字锁相环通过结构上的创新，有效的改进了传统模拟锁相环鉴相不精确、易受温度和电压影响、环路频带窄以及无法构建稳定高阶锁相环的缺点，自身兼具高阶稳定、可靠性高、体积小易于集成等特性，目前，在雷达通信，无线通讯等方面大量的使用数字锁相环来处理数字信号。对全数字锁相环的理论研究依然在持续，全数字锁相环的应用也得到了越来越多的关注，今后的发展过程中，全数字的功能会更加全面化，应用范围也会不断扩大。 数字锁相环系统通过近些年来的发展，已经在性能和功能方面逐渐完善，但普通的数字锁相环大多过采用具有低通的环路滤波器来，数控振荡器接收到的控制数据往往不够稳定，此外，对于数字锁相环路中的数字滤波器多是基于DSP运算电路，这种情况下，如果环路带宽很窄的时候，环路要是实现滤波的功能则要大量的其他辅助电路，这将给设计片上系统和设计专用集成电路带来很大不便。如果将环路滤波器改用脉冲序列低通滤波电路来实现，虽然可以在鉴相模块中进行计数运算，来获得稳定的振荡控制参数，但由于脉冲序列低通滤波计数太过复杂，而且这是一个非线性的数据处理过程，所以无法用分析传递函数的方法来确定系统设计中环路的参数，无法实现性能指标控制和解耦分析，不能满足高层次的应用设计要求。 针对上述数字锁相环在设计和应用上存在的问题，本论文用模块化设计思想，通过自顶向下的设计方法，用Verilog硬件描述语言设计了一种基于比例积分控制算法的全数字锁相环。首先整体构建锁相环的结构，然后对组成锁相环路的各个模块单元进行设计，同时用Modelsim仿真测试软件对Verilog程序进行编译仿真，最后整合所有分块组成完整的设计方案，再进行仿真验证，并对结果分析。在设计中采用验证与设计相结合的方法，有效节约了时间，并能提高设计的可靠行与可行性。