基于电阻型频率电压转换的锁频环电路设计

• 作 者: 朱志伟
• 出 处: 东南大学
• 发表日期: 2019年01期
• 关键词: 锁频环 压控振荡器 开关电容电阻 频率电压转换 时钟抖动

基于全固态光电二极管(Avalanche Photodiode,APD)的单光子探测系统对光子的高灵敏探测,奠定了量子通信技术的重要基础。GHz门控时钟提供APD探测器工作所需的动态偏置信号,对实现单光子灵敏检测起到重要的条件保障作用。针对单光子探测系统在量子通信应用背景中的特定需求,即时钟信号需要满足一定的高频与充足的高电平时间,设计了一种基于开关电容的GHz锁频环(Frequency-Locked Loop,FLL)时钟产生电路。首先,压控振荡器(Voltage Controlled Oscillator,VCO)输出的振荡信号频率经过开关电容转换成电阻,在基准电流驱动下完成频率到电压的转换,该电压与基准电压形成的误差电压经误差放大器放大后,输出的控制电压,再用于调节VCO的振荡频率。在频率电压转换器中,利用开关电容技术替换原有电荷共享的方式,加速了对频率转换速率,减小FLL锁定时间。FLL形成的高阶闭环控制系统,输出时钟对工艺和温漂有较好的抑制作用。其次,将压控振荡器降低到最少的二级延迟环振结构,完成对应VCO和频率电压转换器的建模分析,并优化系统模型,最大程度的增加带宽,降低压控振荡器输出相位噪声,提高FLL输出频率并降低功耗。最后,在精简面积的前提下,版图设计侧重抑制寄生效应引起的频率跌落,提高关键路径匹配度,确保设计性能的有效实现。本文基于TSMC 0.35μm标准CMOS工艺和Cadence EDA工具,完成了FLL系统和电路设计、版图绘制、前后仿真和流片验证。测试结果表明,在3.3V电源电压、常温27℃条件下,输出频率范围为0.75GHz~1.26GHz。基准电压1.45V时,FLL可输出1.039GHz时钟频率,上升沿为109ps,下降沿为120ps,占空比为53.42%,均方根抖动35.24ps,功耗为105.6mW,产生的高频时钟信号适合单光子探测中的GHz门控应用要求。