论文部分内容阅读
随着现代水声技术的飞速发展，尖端科学计算、巨量数据处理、大型工程设计、实时系统模拟及智能推理等领域迫切需要不断提高计算机的性能，依靠并行处理技术提高计算机的运算速度越来越受到人们的重视。同时声纳信号处理始终是信号处理领域中最复杂的分支之一。当前，声纳技术发展的最重要的一个特征是大量采用数字信号处理(DSP)技术。但是，现代计算机的处理速度仍然与实际应用的需求存在较大的差距。由于并行处理蕴含着提高处理速度和解决大规模问题的巨大潜力，因而其信号处理机的出路在于体系结构的并行化。本论文采用当前国际上较流行的TI公司DSP器件TMS320VC5416和TMS320VC33，设计和实现了一个八片DSP并行信号处理机。设计结合了松耦合和紧耦合的特点，形成了拓扑结构可以灵活设置的硬件体系。整个系统具有相当高的数据处理能力。设计开发的并行处理机具有良好的可扩展性，可扩展成具有复杂拓扑结构的信号处理机以适应不同规模的并行算法的要求。本论文主要研究内容包括：1．八片DSP并行信号处理机的研制。其中包括板子的总体设计，原理图设计、电路板设计，电路板焊装与调试。2．八片DSP的串口，并口，DMA的设置。3．用VHDL语言编写CPLD的仲裁逻辑。4．FFT算法的程序编写。