论文部分内容阅读
为了满足摩尔定理,集成电路工业已经开始使用纳米级工艺制造技术和三维芯片制造技术。纳米级工艺技术可以继续减小特征尺寸,缩小芯片面积。而三维芯片制造技术可有效的缩短全局互连长度,提供更高的时钟频率和更低的功耗。但是这两种新技术都对集成电路设计提出了新的要求: 1.特征尺寸的持续减小早己使得己使得互连寄生效应成为影响集成电路性能的主要因素。进入纳米阶段以后,为了验证性能、保证成品率,在集成电路设计阶段不但要求准确而有效的估计互连线寄生电容,而且要求准确的估计工艺参数变动对互连线寄生电容带来的影响。 2.硅通孔是三维芯片中关键的互连结构之一。已有研究表明硅通孔的寄生电容将直接影响芯片的时钟、可靠性和功耗等各项指标。但目前已有的寄生电容提取方法对于全芯片级的TSV寄生电容提取无能为力。 针对上述两点,本文研究了芯片互连线寄生参数提取的关键技术,并做出了以下三点主要贡献: 1.针对半导体工艺参数变动,提出了更贴近实际的互连线表面建模方法。该方法基于连续表面变动模型,使用尽可能少的随机变量刻画导体线高,线宽两个方向的变动,并且可以描述线宽方向的特殊随机工艺变动:线边缘粗糙效应。 2.将敏感度统计电容提取方法推广,使之与新的互连线表面建模方法结合,提高了敏感度统计电容提取方法的准确度。实验表明新的敏感度方法和使用变量约减的埃米尔特多项式配置法配合使用,可以有效的进行45nm工艺节点及以下的统计电容提取。 3.研究圆柱形TSV和互连线之间的耦合电容,使用拟合方法和场模拟的方法对其中最重要的二维耦合电容提出了快速、准确的解析公式。数值实验结果表明,与采用有限差分法的著名商业软件Raphael相比,本文的解析公式可以在误差不超过9.1％的情况下,获得至少3000倍的加速比。