论文部分内容阅读
在未来10nm技术节点及以下，传统CMOS技术在速度、功耗、可靠性等方面受到严峻挑战，如栅极漏电流增加、源漏亚阈值电流增加、栅极可靠性降低以及沟道迁移率降低。芯片功耗密度随器件集成度及频率成指数形式增加，将要达到功耗极限阶段。为解决这一挑战，在Si工艺中引入高迁移率的“非硅”半导体材料来制备高迁移率的MOSFET器件被认为是一种可行的方法。Ⅲ-Ⅴ族半导体拥有非常高的电子迁移率，是Si基nMOSFET器件沟道最有可能的替代材料。然而，硅衬底与Ⅲ-Ⅴ族半导体材料之间存在较大的晶格失配度，导致直接在Si衬底上外延Ⅲ-Ⅴ族半导体材料的难度很大。由于GaAs与Ge之间的晶格失配只有～0.07％左右，且在Ge上异质外延GaAs的主要技术难点之一抑制反相畴形成的问题已得到解决。另外，由于Ge的空穴迁移率远高于应变硅与Ⅲ-Ⅴ族半导体，是实现高迁移率pMOSFET器件的理想材料。因此，选择在Ge上外延GaAs的技术方案，不仅可以解决Si衬底与Ⅲ-Ⅴ族半导体材料之间的“失配”问题，而且还能利用Ge材料来制备高迁移率的pMOSFET器件。本论文通过有机金属化学汽相淀积技术(MOCVD)，在硅锗衬底上外延Ⅲ-Ⅴ族半导体外材料，并在此基础上进行了Si基高迁移率InGaAs沟道MOSFET器件的研究。本论文主要的工作成果总结如下: 1.利用MOCVD外延生长技术，进行Si基高迁移率Ⅲ-Ⅴ族半导体外延层材料的研究。通过低温GaAs缓冲层和GaAs表面处理技术，在硅锗衬底上获得的高质量的具有MOSFET器件结构的Ⅲ-Ⅴ族半导体外延层材料。通过KOH腐蚀技术，对一次外延获得的GaAs缓冲层进行腐蚀测试，测得其缺陷密度为1.5×105cm2。通过化学机械抛光技术(CMP)，对GaAs缓冲层进行抛光，得到GaAs表面粗糙度为0.40nm（5μm×5μm）。然后，在此基础上进行二次外延，获得高质量的具有MOSFET器件结构的Ⅲ-Ⅴ族外延层材料，其表面粗糙度为0.71nm(10μm×10μm)。 2.进行Ⅲ-Ⅴ族半导体MOS电容的研究，本论文以InGaP作为钝化层，通过10％的HCl溶液和20％的硫化铵溶液对电容表面进行清洗与纯化处理，采用ALD设备沉积10nm Al2O3制备栅介质，通过溅射Ti/Au制备栅金属电极，最终完成Ⅲ-Ⅴ族半导体MOS电容的制备。通过高低频电容测试方法，得到GaAs基电容和Si基电容的表面态密度分别为9.2×1011/cm2eV和1.4×1012/cm2eV，均表现出良好的电容特性。 3.以GaAs基高迁移率InGaAs沟道的MOSFET器件的研究为起点，开发了一套适用于InGaAs沟道MOSFET器件制备的成熟工艺流程。该工艺流程实现了课题组微电子器件制备工艺零的突破，主要包括源漏金属电极剥离工艺、表面清洗钝化工艺、栅槽腐蚀工艺以及栅金属电极剥离制备工艺。基于该工艺流程，实现了GaAs基高迁移率InGaAs沟道MOSFET器件，通过split C-V的测试方法，提取出其迁移率到达2090cm2/V·s，表明我们实现了GaAs基高迁移率InGaAs沟道MOSFET器件。 4.在实现GaAs基高迁移率InGaAs沟道MOSFET器件制备的基础上，将其制备工艺流程迁移到Si基上，实现Si基高迁移率InGaAs沟道MOSFET器件制备。对栅长为8μm的Si基MOSFET器件进行电学性能测试分析，测得器件饱和电流和跨导分别为60mA/mm和20mS/mm，对应器件开关比达到2000。通过split C-V的测试方法，提取出Si基MOSFET器件迁移率高达1880cm2/V·s，表明实现了Si基高迁移率InGaAs沟道MOSFET器件。这些结果表明，在Si衬底上是可以实现高迁移率MOSFTE器件的，并且其有望在未来CMOS技术中得到应用。