论文部分内容阅读
该课题主要研究CMOS集成电路片内ESD保护电路的设计.首先,研究人员研究了半导体器件在静电释放民政部下的特性,特别是NMOS晶体管在静电释放民政部下的回扫击穿特性,分析确定了影响NMOS回扫击穿特性的几个重要参数.随后,在此基础上设计了CMOS集成电路片内ESD保护结构,并了芯片设计对这些ESD保护电路的影响,同时比较了不同工艺条件下相同ESD保护电路保护效果的差异.最后通过一系列实验和测试对上述ESD保护结构设计进行了验证和分析.