论文部分内容阅读
阻抗是电子线路中的重要参数之一，它是电子线路中，变压器等多种应用中基本元件构成。阻抗特性的获取和分析可以找出回路中是否有短路断路或者其他故障错误，因此无论对现在还是今后的电子研发领域至关重要。目前传统的阻抗测试系统常采用模拟鉴相器实现，数字电桥的研究也多在数字处理中运用正交信号。数字电桥的研究也是阻抗测量领域的热潮。 本文提出一种实现阻抗分析中平衡电桥的新颖方法。这种方法能够排除了模拟平衡电桥中运算放大器的频率性能限制，零漂和模拟鉴相器中乘法器和积分器的时漂和累积误差等不足，运用可编程设定频率，幅值，相位的直接数字合成器，设计同步时钟，使得测试待测元件或网络的DDS1输出的信号源和调零端的DDS2信号输出保持相位差锁定，同时设计低通滤波器保证信号不失真生成和传输的基础上，运用全差分运算放大器实现，降低对噪声的敏感度，并将差分ADC数据并口输出到STM32F407的FSMC结合的DMA控制器，完成数据的独立高速传输。通过采用奈奎斯特采样定理，避免信号重叠，以完全重构出原始信号，运用FFT计算出所需相位和幅值，设置调零端的DDS2输出，以保证桥臂的平衡点平衡，并根据俩DDS输出和参考电阻的选取，运用欧姆定律即可算出待测元件或网络的交流阻抗谱。 设计的系统在FFT处理后维持在0.35％的幅值相对误差和0.5％的相位相对误差，达到系统设计的基本要求。单个元件阻抗的测量相对误差保持在5％内，证明了该方法的可行性。并分析无源串并联网络测试中误差来源，得出系统在单元件测量性能上表现出精度，高稳定性。可重复性的特征。