论文部分内容阅读
模数转换器(Analog-to-Digital Converter,ADC)作为模拟信号向数字信号转换的关键电路,广泛应用于现代通信、图像采集、医疗电子等众多领域。随着软件无线电和通信高频化的发展,ADC也朝着高速方向发展,因此超高速ADC的研究受到学术界的广泛关注。采样保持电路(Trcak and Hold Circuit,THC)位于超高速ADC的最前端,是十分重要的组成部分,其作用是将连续变化的模拟输入信号的瞬时值通过采样和保持转换为离散信号,并保持一段时间供后级核心电路进行量化和编码。因为THC位于ADC的最前端,因此其性能直接影响整个ADC的性能。如何在保证精度的情况下,尽可能提高THC采样速率是研究的关键。本文基于设计高速高精度折叠插值ADC的背景,选择开环架构来设计超高速THC,并针对开环THC架构的优缺点,研究影响速度和精度的关键点;分析非线性对电路性能的影响,并通过引入带有源极退化技术的级间缓冲器、高线性度的栅压自举开关以及虚拟开关吸收电荷注入等技术来提高THC的线性度;采用两通道时间交织架构提高THC的采样速率,并且针对两通道的失调失配,使用手动校准失调补偿技术来减小误差;采用全深N阱管的差分运放结构作为缓冲器;此外,还设计了供电模块给级间缓冲器供电以及电荷泵复位减小捕获时间。本文在Cadence Spectre环境下基于TSMC 0.18μm CMOS工艺设计和仿真电路,采用2V单电源供电。整体电路仿真结果表明,在1GSps的采样率下,采用相干采样,负载电容为预放大器寄生电容,输入800mVpp的正弦波,信号与噪声失真比(SNDR)达到 75.56dB,有效位数(ENOB)超过 12.25 位,达到了 12 位 1GSps ADC对于前端THC的性能要求。