论文部分内容阅读
AES(Advance Encrypt Standard)高级加密标准是国家标准技术研究所于2000年通过征选确定的取代数据加密标准DES(Data Encrypt Standard)的加密算法。AES的算法称为RIJNAEL,它具有软硬件实现方式灵活,安全性强,能够适应差异很大的工作环境等特点,自颁布以来,就成为了研究热点。本文设计了具备低硬件开销,较好的处理能力,兼容多种加密工作模式以适应不同安全性需求的AES IP核,适合工作在手持设备的SoC芯片中。设计从算法入手,从AES算法的每个步骤,都作了低硬件开销的复用设计。在字节变换中,采用复合域变换的方式取代查找表方法;在列混合中,通过矩阵变形将电路全部采用异或门实现;在加密和解密两种不同的过程中,通过采用等效解密方法实现了最大程度的硬件复用;在兼容性方面,设计了四种工作模式,包括两种反馈,两种非反馈模式以适应不同的加密工作需求等。AES IP核作为SoC设计,必须选择片上总线作为接口,本文采用了ARM公司最新的AXI(Advanced eXtensible Interface)总线,该总线具备高带宽、低延时、设计非常灵活等特点,目前已经成为SoC中使用最为广泛的片上总线标准。AES核做为SoC系统中的从设备,整个IP核包含了AXI接口,两个非对称FIFO与DMA接口,以及AES加解密核。其中AXI从接口本文采用了状态机设计,最大程度减小了硬件开销,并设计了低功耗接口,接口逻辑仅占用992门。本文利用仿真工具Synopsys VCS以及Novas Verdi在Synopsys公司的的验证平台VMT(Verification Modeling Technology)下通过了功能验证,并且在Xilinx公司的VIRTEX5系列XC5VLX330T芯片中通过FPGA验证。使用90nm工艺库在Design Compiler中完成逻辑综合,总门数仅为24.3K,在133Mhz的工作频率下,拥有1.4Gbps的吞吐量,说明其具有较好的处理能力与相对低的硬件开销,完全可以胜任手持设备的通讯需求。