引线连接的叠层封装器件可靠性研究

• 作 者: 周喜
• 机 构: 桂林电子科技大学
• 出 处: 桂林电子科技大学
• 发表日期: 2010年期
• 关键词: 叠层封装器件 热循环条件 热应力 翘曲变形 结构参数

为了满足消费电子产品向小型化、高密度发展的要求,单芯片封装已经无法满足市场需求,所以能提供多功能的多芯片封装(Multi-Chip Package)是以后微电子封装发展的趋势。可利用多芯片叠层的封装方式来缩小电子元器件的体积。叠层芯片封装是一种应用非常广泛的三维封装技术,叠层封装不仅提高了封装密度,同时也减小芯片之间的互连导线的长度,从而提高了器件的运行速度。但是叠层封装结构比较复杂,且热设计、封装翘曲等可靠性都比单芯片封装更加复杂。本文对叠层QFN(Quad Flat Non-lead Package)封装器件在热循环条件下的热应力及翘曲的可靠性问题进行了研究,在此基础上研究器件结构参数对热应力及翘曲的影响,并以热应力及翘曲为多目标优化目标进行了研究。主要研究内容及结论如下:　　1、选用八层叠层QFN封装器件作为研究对象进行有限元模拟。分析了器件在热循环温度载荷下的热应力、封装翘曲。选取了四个结构参数作为结构优化的变量,并分别探讨了各个结构参数对叠层QFN器件的热应力和翘曲的影响。　　2、使用响应曲面法试验设计和有限元模拟相结合的方法,研究封装结构(芯片厚度、粘结剂厚度、铜焊盘及铜引脚)对封装热应力、封装翘曲的可靠性影响。通过回归分析得到分别以热应力和翘曲为响应变量的回归方程。　　3、使用多目标优化方法来统一考虑热应力和封装翘曲。采用理想点法来构造多目标优化的评价函数,作为后面优化算法的目标函数。　　4、选择遗传算法对封装器件的结构参数进行了优化,并通过使用VC++语言编写算法程序求解最优解。最优结构参数为:芯片厚度为:0.075mm,底部粘结剂厚度为:0.02mm,粘结剂HS-230的厚度为:0.025mm,铜基板及铜引脚的厚度为:0.15mm。将最优解代入到有限元软件中进行计算得到热应力值为313.5MPa,翘曲值为0.01197mm。分别降低了6.28％和4%。由此可见,多目标优化后比原始设计参数的热应力和封装翘曲都有所降低,其可靠性得到了提高。　　本文总结出一些封装可靠性的影响因素,研究成果对叠层封装结构设计优化提供了一定的参考价值。