论文部分内容阅读
随着集成电路工艺的迅猛发展,芯片的规模不断扩大,从而功耗也越来越大。设计者们关注的热点开始从以往的如何提高芯片工作速度及节省芯片面积等问题向综合考虑芯片功耗、速度及面积等问题转变。但是,近年来,功耗问题尤为突出,因此降低芯片功耗已成为急需解决的关键技术问题。工艺尺寸进入深亚微米量级后,漏功耗已成为与动态功耗相抗衡的功耗来源,是低功耗设计一个不可忽略的因素。首先,无线通信与计算机网络等技术的快速发展,要求集成电路具备高速处理海量信息的能力。多媒体技术发展对高性能芯片的需求,使得芯片的时钟频率不断提高。以CPU为例,如Intel推出1.5GHz的PentiumⅣ处理器,拥有的晶体管数量高达4200万只,是PentiumⅣ的1.5倍,而其功耗则是PentiumⅢ的2倍。因此,在集成电路研究领域,低功耗设计的重要性日渐突出。其次,各种便携式电子、通信及其它消费类电子产品市场的不断扩大,例如,笔记本电脑、掌上型电脑、CD机、无绳电话、蜂窝电话、个人数字助理(PDA)、寻呼机及其它便携式设备等等正以人们意想不到的速度增长着。这些电子产品的待机性能越来越成为吸引消费者眼球的一大亮点。据调查表明,我国电视机待机能耗指标控制在3瓦以内,且假设每天待机时间为两小时,则到2011年,可节电达27.48亿度,节省人民币15.67亿。而漏功耗则是待机功耗的主要来源之一,随着集成电路工艺尺寸的进一步减小,亚阈值漏电流(Sub-threshold Leakage Current)和栅极漏电流(Gate Leakage Current)大幅增加,从而使得漏功耗不断增大。电子产品在待机状态下消耗功耗日渐增大从而导致芯片温度上升,影响芯片的性能,因此,功耗将成为集成电路技术进一步发展的制约因素。再者,随着集成电路工艺的不断缩小,漏电流随工艺的缩小呈指数增长,漏功耗增长的速度将超越动态功耗,成为芯片功耗中不可忽略的组成部分。相关研究表明,在90 nm工艺下,漏功耗已占到整个电路总功耗的近1/3,且在45 nm工艺以下,栅漏电流增长速度将超越亚阈值漏电流,栅漏功耗将取代亚阈值漏功耗的主导地位,成为漏功耗的主要组成部分。从以上讨论可知,低漏功耗集成电路设计技术的研究已日趋重要。本课题将主要研究降低传统CMOS组合电路与时序电路的漏功耗减小技术,在目前已有的漏功耗减小技术的基础上,对全加器及触发器的结构进行探索研究,设计了新的具有低漏功耗特点的电路结构,并与已有的电路在延时、漏功耗、功耗进行了比较。最后,本文还提出采用P型CMOS功控技术对绝热电路的漏功耗减小进行了初步探索与研究。本文主要包括以下几个部分:1、介绍了深亚微米工艺下漏电流产生的机理及种类。按其机理分类,MOS器件存在八种主要漏电流:热载流子发射栅电流、栅氧隧穿、窄沟效应、源漏穿通电流、栅致漏极漏电流、漏致势垒降低、弱反型、PN结反偏。从电路设计角度看,存在三部分主要漏电流:亚阈值漏电流、栅极漏电流、漏源-衬底反偏结电流。2、介绍了漏功耗减小技术。漏功耗减小技术分为工艺和电路结构两方面。从工艺上,可通过降低漏功耗的阱工程达到减小闲置态电流的目的。从电路结构上,已提出了源极反偏法、多阈值技术、双阈值技术、变阈值技术、晶体管堆栈、输入矢量控制技术、P型逻辑结构技术等。3、漏功耗减小技术在组合电路中的应用。本文提出了P型CMOS技术,并以全加器为例,设计了PCPL和PDCVSL全加器,以达到减小栅漏功耗的目的。4、漏功耗减小技术在时序电路中的应用。本文提出了双阈值D触发器,它采用双阈值技术进行设计,在关键路径上采用低阈值晶体管;在非关键路径上采用高阈值晶体管。这种双阈值D触发器既保证了性能又减小了漏功耗。另外,本文还采用多种漏功耗减小技术,设计了新的MTRL D触发器,该触发器既减小了亚阈值漏电流又减小了栅漏电流,达到了较好的预期效果。5、漏功耗减小技术在绝热电路中的应用。在对传统CMOS电路进行漏功耗优化研究的经验基础上,对绝热电路中的漏功耗减小进行初步研究。本文提出了P型功控技术,并以8位加法器为例进行设计,达到减小栅漏功耗的目的。