论文部分内容阅读
随着电路规模的不断扩大,集成度的不断提高,高速率高性能的系统芯片的功耗成为日渐突出的问题。如何设计出低功耗的VLSI,成为当务之急。高层次综合技术是数字系统设计的关键技术,它拥有与许多其他层次相异的特点,因此我们选择了高层次综合技术进行低功耗设计。本文的工作针对高层设计中与功耗相关的电压、频率、互连及拓扑结构等方面展开,研究并解决了其中几项关键问题。基于多电压下的物理布局问题,可将一块芯片划分成若干个电压区域,在不同电压操作下信号传送于各区域间。本文提出了一种高层综合方法—Tabu搜索法,目的是在多电压的时间和资源限制下实现集成电路功耗最小化。与仅考虑调度的传统方法不同,本文中的Tabu法同时考虑调度和分区,减小了各功能单元及单元间连线的功耗,并能有效地解决在多电压设计中存在的布局问题。利用Tabu搜索法所得的解决方法以三元矢量的形式从调度和分区两个方面说明,应用Tabu表可以避免解决问题方法的多次反复,Tabu表还配有一个校正作用的期望函数,因此该搜索算法具有快速收敛性,能够在更大范围的解的空间找出最优解。实验表明该算法使得电路的平均功耗下降49.6%左右。另外针对多电压下的布局问题还提出模拟退火(Simulated Annealing)法,在时间和资源限制下实现多电压的集成电路功耗最小化,通过对温度的控制对问题求解进行多次迭代。其优点在于能有效地避免了局部搜索算法陷入局部最优的弊端而收敛于全局最优解。实验证明该算法能有效降低电路功耗。降低频率可以降低功耗,但是单纯地降低频率并不能节省能量。只有在降低频率的同时降低电压,才能真正地降低能量的消耗。多电压下基于动态时钟频率的调度也开始被研究,通过改变电压和时钟频率,能够使系统的功耗降低,从而能够获得高的性能。本文采用多电压和动态频率机制,提出了基于时间约束和资源约束的Gain调度算法及分配方法,它包括两个模块: Allocate_F与Allocate_V。算法的输入是没有调度的数据流图及约束条件,包括资源约束,时间约束条件和工作电压,输出为总能耗及执行时间。实验表明该方案能有效地降低功耗,并且提高系统性能。此外,基于多电压综合从调度互连两个角度达到低功耗的目的,本文还提出了VLSI高层综合设计方案。该方案基于Gain大小搜索调度,将功耗增益、灵活度和行为执行密度因素作为优先函数,全面地考虑操作的属性。在互连中同时考虑单根总线上的翻转和邻线的耦合。该方案在CDFG工具包中实现并证明了它的有效性,并给出了相应的实验数据。多核体系是系统向更大规模发展的趋势。从SoC发展到NoC,其主要过程就是它采用网络的通信方式代替传统总线通信方式。对于片上网络来讲,可从物理设计、软件方法以及网络拓扑三个方面来研究减少功耗的方法,各个组件连接形成的网络性能与网络拓朴结构有很密切关系。本文提出一种NoC拓扑结构—Spidernet,其具有平均最短路径小、可平面化的优点、还具有很好的扩展性,并以网络的主要属性:节点度、网络直径、连通度、平均最短路径和平均最短布线几个方面将其与其他拓朴结构进行比较。实验中采用模拟退火的布局映射算法在不同的拓扑结构上运行基准程序,结果表明提出的网络拓扑结构更适合于将来的SoC的片上网络构造。为了实现并证明所提出的低功耗的算法和方法,本文介绍了高层综合设计中的有效工具--CDFG工具包,文中各章节的实验均在CDFG工具包下进行的。它包括CDFG生成器、CDFG到C(VHDL)的转换器、CDFG剖析器、CDFG阅读器。CDFG工具包为高层次综合设计提供了一套方便实用的工具。通过对CDFG工具包的分析,并将其应用于高层次综合设计,验证了工具包高效方便的辅助设计作用。