论文部分内容阅读
高速低功耗ADC是直接采样接收机、数字采样示波器、光通信相干网络收发机等系统的核心元件，具有重要的研究意义和广阔的应用前景。SAR ADC具有结构简单、面积小、功耗低、数字化程度高等优点，在能效方面具有其它架构不可比拟的优势。采用时间交织架构，SAR ADC的采样速率可以得到极大的提高。因此时间交织SAR ADC被广泛用于高速低功耗ADC的研发中。本文针对高速低功耗SAR ADC展开研究，主要研究内容和创新性成果包括: 1.通过研究广义非二进制算法对SAR ADC动态误差的纠错能力以及通道间不一致性对时间交织ADC性能的影响，提出了一种八通道交织的SAR ADC的架构。该架构缓解了通道间的时间偏差对ADC性能的影响，有效解决了交织通道数量对输入带宽的限制。 2.提出了一种分离电容底板采样的新方法，有效的解决SAR ADC中DAC电容阵列大小对输入带宽的限制问题。既提升了输入带宽，又减小了采样开关寄生电容引起的非理想效应。 3.提出了在转换过程后增加一个校准周期实现比较器失调电压后台校准的新方案。基于电荷泵原理，通过改变体电压和辅助差分对输入电压，优化设计了两款新颖的具有后台校准功能的高速低功耗动态比较器，缓解了通道间失调电压对ADC性能的影响。 4.基于SMIC130nm工艺，重点解决二进制重组电容型DAC、直接电容切换逻辑和异步时序控制的关键技术和模块，成功研制了一款400 MS/s10 bit八通道交织SAR ADC，其DNL和INL分别为+0.46/-0.45 LSB，+0.5/-0.33 LSB; SNDR达到50.84dB，SFDR达到61.24 dB（低频时）;整体功耗为200 mW，FOM为1.76 pJ/conv-step。 5.基于SMIC55nm工艺，重点解决异步控制、分段预量化电容型DAC和双比较器交替工作等关键技术和模块，成功研制了一款2.6 GS/s8 bit八通道交织SAR ADC。其DNL和INL分别为+0.93/-0.85 LSB，+0.71/-0.91 LSB。SNDR达到40.54 dB，SFDR达到50.94 dB（低频时）;整体功耗为98 mW，FOM为336 fJ/conv-step。