论文部分内容阅读
随着CMOS技术的迅猛发展，CMOS工艺已经成为射频集成电路的主流工艺，但CMOS器件击穿电压较小，难以满足射频系统中功率放大器的设计。LDMOS因其具有击穿电压高、成本较低且可以完全与CMOS工艺相兼容的特点成为了应用于功率放大器电路中最成功的功率器件。但是在TSMC0.18μm标准CMOS工艺下由于作为漂移区的N-well掺杂浓度较高，因此在此工艺下实现的LDMOS一直没有得到理想的高击穿电压。
为了解决这一问题，本论文提出了一种新型高压功率器件Multi-STI-pLDMOS，该器件制作工艺与CMOS工艺完全兼容，没有加入额外的工艺步骤。以N-well作为漂移区，在漂移区内交替引入3个STI结构与2个带0电位的P+结构，有效的改变了沟道区与漂移区的电势、电场分布，降低了器件表面的峰值电场，提高了器件击穿电压。同时在漂移区下方引入DNW结构，在提高击穿电压的同时优化了导通电阻。利用Atals器件仿真工具模拟仿真了Multi-STI-pLDMOS的直流特性与频率特性，深入分析了器件内部电场电势分布等物理机制，结果表明Multi-STI-p LDMOS在没有牺牲很大导通电阻与频率特性的同时有效的提高了击穿电压。对Multi-STI-p LDMOS进行了参数优化，重点分析了漂移区浓度(N-well dopping)、栅对漂移区的覆盖距离(L_overlap)、最靠近漂移区左边界处的STI结构与漂移区左边界的距离(L_x)，STI结构深度(T_STI)这四个重要参数对器件性能的影响。
该器件在TSMC0.18μm标准CMOS工艺下流片，得到了11.8V的关态击穿电压、13.5GHz的fT和22GHz的fmax。该器件完全可以应用于工作频率在3G以下的PA电路设计，将该器件作为E类功率放大器的核心功率管可以有效的提高电路的输出功率与效率，这为采用CMOS标准工艺大规模生产高性能功率放大器奠定了基础，对射频集成电路的发展起到了推动作用。