论文部分内容阅读
近年来,刻线高度的测量在扫描探针显微镜(SPM),如原子力显微镜(AFM)的垂直校准,以及刻线高度标准样本的校准等纳米尺度长度计量中占领越来越重要地位。 构成微电子集成电路(IC)的元件和装置的尺寸每年都在持续减小,使得元件剖面线的刻线高度的测量成为半导体和微电子工业中的重要研究问题。当纳米制造技术达到45nm技术节点时,ITRS——国际半导体技术蓝图在行业内强制规定了十分严格的公差标准,这使得刻线高度的重要性被进一步提高。随着装置尺寸的持续减小,刻线高度测量对于半导体制造业中处理隔离和导电等特性起到重要的作用。经过近几年的发展,现代集成电路(ICs)制造业已经在制造过程中采用更加严格的公差等级,因此对刻线高度测量准确性的要求也在进一步提高。根据2010年蓝图要求,微处理器单元(MPUs)的微小特性测量例如线宽(1/2节距)测量目前是45nm,晶片临界尺寸(CD)计量工具不确定度为0.9nm并且最大测量偏差为4.5nm。这对纳米尺度线宽测量领域提出更大的挑战。在半导体工业中,组装元件厚度的微小变化都会对其性能造成影响。刻线高度的测量同时是微/纳机电系统(MEMS/NEMS)中长度计量的主要研究领域之一。 数据存储工业生产的具有写入功能的元器件,对其表面粗糙性的检测在纳米尺度。这使得信息媒介产品也达到了纳米尺度。磁盘存储器和光盘存储器是最重要的数据存储技术产品。他们都需要在纳米等级下测量存储元件表面特性,例如刻线高度。不断提高的数据存储容量使得表面特性的尺寸持续减小。从计算机双重性编码到可变深度或可变宽度编码的发展将使存储元件需要更加严格的公差等级,以保持数据完整性。 多层薄膜和涂层的生成、沉积和电镀需要利用刻线高度技术确定其厚度。刻线高度技术也应用在平板显示器中,用于测量液晶显示基板的高度。 在近十年间,多种微观机制的发展十分强调在多种领域的可持续性发展,包括材料科学、工艺学、机械制造工艺以及其他相关技术,其中最重要的就是测量技术。纳米计量学被定义为测量的目标特性不确定度等于或小于1nm的科学。纳米计量学与机械工程中的长度计量一样,在微工程起到同样重要的作用,例如直径为微米级别的齿轮加工,齿轮几何特性的尺寸测量不确定度例如齿距和齿宽,将会达到多种纳米量级。 通过本课题的研究,本文提出了一种利用原子力显微镜(AFM)进行刻线高度测量的有效模型和算法。此外,提出了一种改进算法用于半导体特性刻线高度测量不确定度评定的综合估计。此方法可应用于对市场上通用的不同有效算法刻线高度测量结果之间的比对。本文包括对校准技术的简要回顾,同时提出了一种有效的应用于刻线高度测量的算法,命名为“决定因素法”。将此方法应用于刻线高度测量中,并将得到的结果与柱状图法和ISO5436中的方法进行了比较。比较结果用于对算法进行改进使其更加具有有效性。在传统刻线高度测量方法的实施中,多种方法的分歧对产品从设计到投放市场的迅速过渡造成了阻碍。同时,软件供应商和仪器制造商提供其算法信息的不足也使刻线高度特性测量算法产生了分歧。 所以,利用原子力显微镜(AFM)测量刻线高度,并对其模型和算法进行研究,可以有效地帮助工业企业获得可接受的刻线高度标准样本用于仪器校准。这也能够进一步满足ITRS蓝图对于集成电路(ICs)、微处理器单元(MPUs)和半导体元件参数特性测量准确性的要求。尽管ITRS已经不再对45nm节点技术下的刻线高度进行要求,但是可以预见的是随着元件尺寸的持续减小,晶片临界尺寸(CD)和线宽等特性将对此节点技术下的刻线高度产生影响。