论文部分内容阅读
步入信息化时代的今天，人们的生活方式已经随着各种电子产品的广泛普及发生了很大的变化。而就在这些电子产品给人们生活带来极大方便的同时，它自身也为了满足人们日益多样化的需求，种类变得越来越多，性能变得越来越强。在追求整体性能提升的过程中，电子产品各功能模块的性能要求也越来越高。这其中除了数据处理和数据传输模块以外，数据存储模块的性能提升也成为了人们普遍关注的热点。
在已有的各类存储器中，闪存器件是一类各方面性能优良，并且在业界得到广泛应用的非挥发性存储器。随着半导体技术的不断进步，闪存器件尺寸不断缩小，闪存将面临如何实现高速、高集成度、高可靠性、低功耗及低工作电压等挑战。本文所做的工作主要是从降低工作功耗和工作电压入手，提出一些新结构的器件，使得相关性能得到改善。
针对如何提高NOR型闪存器件的沟道热电子(CHE)编程注入效率，降低功耗和抑制小尺寸效应等问题，本文系统分析了造成NOR型闪存编程低效率、高功耗及难以继续等比例缩小的众多因素，提出了一种基于隧穿场效应晶体管(TFET，Tunneling Field Effect Transistor)的新型闪存器件，并通过数值模拟初步验证了此类器件可以有效优化沟道热电子(CHE)编程时的沟道电场分布，从而提高了注入效率，并有效降低了工作功耗。同时，也揭示了该类器件在抑制源漏穿通效应(Punch-Through Effect)方面的优势，使得闪存器件可进一步减小沟道长度，提高集成密度。
针对传统分裂栅(Split Gate)结构闪存在提高沟道热电子(CHE)编程注入效率的同时带来面积上的损耗，影响集成密度的问题，我们结合分离陷阱型闪存的结构特点，提出了一种基于分裂控制栅结构的新型分离陷阱型闪存器件。此类器件通过引入分裂的控制栅结构，优化了编程时沟道横向电场分布，以提高CHE编程注入效率，并可降低工作电压和功耗。
针对现有的单层多晶硅(Single-Poly)EEPROM存在耦合系数偏低，工作电压偏高的问题，本论文对提出的新型金属插指耦合电容结构的EEPROM进行了较详细的分析。这种结构的EEPROM引入了更厚的金属层插指结构作为耦合电容，提高了耦合系数，降低了工作电压，而且可以在CMOS工艺中实现，并易于实现堆叠结构，与标准CMOS工艺完全兼容。文中基于TSMC0.18μm标准Foundry工艺进行了器件设计，并利用标准工艺参数库，对器件特性进行了分析，验证了该新结构器件的优点。