论文部分内容阅读
半导体产业经过50多年的发展，在性能方面有了相当大的提高，随着半导体器件的特征尺寸不断减小，芯片的集成度不断提高。但是当晶体管尺寸进入到纳米尺度之后，芯片功耗的增加成为了制约集成电路发展的重要因素。 为了解决MOSFET器件功耗不断上升的问题，研究者提出若干新型的适用于低功耗应用的器件。其中，隧穿场效应晶体管(tunneling FET)因其超低的亚阈摆幅、工艺简单、工作电压低等优点受到了广泛的关注。 除了器件的实验研究外，当隧穿器件用于电路设计时，电路设计者需要对TFET电路进行准确、高效、鲁棒的模拟，这就需要建立一个准确性与计算效率并重的集约模型(compact model)。 为了满足这一要求，本论文提出了一个可以用于电路仿真的隧穿场效应晶体管的电流模型。针对体硅隧穿场效应晶体管，研究了其在不同工作区域的工作机制，详细讨论了栅端偏压和漏端偏压对隧穿结的影响，并首次建立了一套受栅压和漏压共同调制的沟道表面电势的解析表达式，同时首次解释了TFET输出电流饱和的物理机制。为更好的认识TFET的物理机制以及优化TFET器件结构提供了依据。 进一步地，本论文通过对隧穿结附近表面电势的研究，得到了动态隧穿宽度的解析表达式，接着计算出了最小隧穿宽度，并发现最小隧穿路径发生的起始点在源区的耗尽层中。然后结合卡恩公式，计算得到了隧穿产生率，最终得到了TFET漏端电流的解析表达式，从而建立了TFET电流电压的模型。在改变栅氧厚度Tox以及源区掺杂浓度Ns的情况下，模型计算结果与TCAD仿真依然吻合良好，验证了本论文中模型的准确性。模型的建立为之后进行基于TFET电路仿真奠定了基础。 本论文通过建立的模型对体硅TFET电路进行了初步仿真。通过仿真可以观察到相比MOSFET，其功耗较低。但是在电路瞬态响应出现了明显的过冲现象以及较大的延时。这是因为体硅TFET开态电流较小，栅漏电容较大，针对TFET在电路应用中出现的问题，提出了可行的解决方法。 以上研究结果为TFET器件性能优化提供了依据，以及TFET在电路中的应用奠定了基础。