论文部分内容阅读
航天事业的发展离不开可靠的高性能的抗辐射集成电路的支撑。SOI因为埋氧层的存在，在抗辐射领域相较于体硅有着天然的优势，尤其是抗单粒子能力有着较大的提升。芯片设计离不开半导体工艺和标准单元库的支撑，设计一个高可靠抗辐射SOI标准单元库对辐射环境专门电路开发具有重要意义。本文围绕设计0.13μm SOI标准单元库和抗总剂量辐射测试进行研究，主要工作如下: 1)对抗辐射集成电路应用场景做了调研，主要分析了总剂量辐射产生的原理和的电路的性能和功能产生的影响。针对SOI全介质隔离结构做了介绍，针对其特有的浮体效应和辐射效应提出了版图加固方案。 2)对设计标准单元库进行了深入的学习，了解和掌握了建库中电路设计和验证、版图设计和验证以及单元库特征化等各项工作。基于0.13μm PD SOI CMOS工艺，参与进行了0.13μm SOI标准单元库的开发和扩充工作。以扩充单元库内容中的门控时钟为例，在电路设计方面讲述了电路参数设置、电路仿真等;在版图设计中引用了特殊栅结构如T型栅，消除了SOI中存在的浮体效应并加强了抗总剂量辐射能力;版图设计完成后进行了DRC和LVS检测，继而进行了物理库提取和特征化工作。 3)标准单元库建设内容中，对单元库的检测是很重要的内容，包括已经讲述的设计流程中的验证和设计测试芯片实际流片验证等。库单元的功能和性能的模拟验证工作中，需要在不同的corner下对功能和性能分别进行全面的验证，通过后需要进行流片验证。本文参与设计了单元库测试芯片并负责测试系统搭建和测试工作。测试芯片设计功能测试采用统一输入向量，通过多路选择器选择单元输出;时延测试采用特殊的环振链路结构，可以分别测试待测单元的上升沿和下降沿延迟;约束测试为建立保持时间等测试，通过芯片内部可编程延迟链来控制输入信号和时钟信号的延迟差，找到临界点来标定约束条件。通过常规测试后需要进行抗总剂量辐射实验，在模拟空间辐射环境中进行总剂量辐射，测试芯片通过了总剂量为100Krad(S1)的辐射实验。 4)本文基于FPGA开发了自动测试平台，基于测试平台可对测试芯片进行自动快速的测试。通过FPGA对芯片输入激励向量和模式控制信号，并读取芯片输出，进行采样后保存到计算机，使用perl和origin等进行数据的处理工作。