论文部分内容阅读
当前，密码算法芯片的设计已经突破研制周期长和通用性差的瓶颈，为研制具有通用性和可重构结构的密码处理器打下了基础，对我国国家信息安全建设具有重大意义和广泛应用前景。正是在此背景下，本文开展对密码芯片的研究，实现对密码算法的灵活高效处理。为了提高密码处理器执行各种对称密码算法的效率，我们提出优化密码处理器的指令集。从指令集架构着手，研究对称密码算法在嵌入式处理器中如何高效地实现的设计，达到加速运算效率的目标。
主要研究内容包括：
1)使用软硬件协同的方法进行嵌入式处理器体系结构设计。
2)以提高加速比为目标，设计密码算法的指令集。
3)设计了一种可重构的比特置换指令。
4)设计了一种减少硬件资源的AES密码算法S盒功能单元。
5)面向工业无线应用系统的抗拒绝服务攻击的协议开发。
创新点主要有：
1)加速密码算法的嵌入式处理器指令集设计
基于RISC架构处理器，提出了一种高性能的专用指令集安全处理器设计与实现方案。为了高效地实现密码算法，本章设计了专用的指令集和特殊的置换运算单元。与通用处理器相比，本章的设计具有更高的运算性能和更低的软硬件成本；与ASIC协处理器相比，则具有可配置和可编程的优点，灵活性和使用效率更高。本章提出了一种应用于密码算法的专用指令集安全处理器，该处理器采用了并行方法与特殊指令相结合的硬件架构，以并行方法提高数据的运算效率，以专用功能单元减少时间延迟。该方案以较少的资源获得了较高的吞吐率，在资源消耗和吞吐率之间取得了较好的平衡，能满足资源有限又要求有较高吞吐率的应用场合。通过模拟器协同设计的方法，测试发现添加特殊指令前后密码算法执行总指令数的加速比为28％。
2)减少硬件面积的AES密码算法S盒功能单元的设计
S盒作为AES算法惟一的非线性运算，通过复合域算法推导，本章设计出一种结构精简的S盒硬件电路。针对S盒构造矩阵系数向量循环右移的周期性特点，提出一种减少硬件面积的S盒功能单元设计方法，提高内部处理电路的时钟频率，加快局部电路的复用。该方法可降低GF(28)求逆运算的计算量，采用该复用结构实现硬件电路，与传统仿射电路实现的S盒组合逻辑相比较，在面积上减少了46.06％，降低了硬件资源的开销。
3)一种防御拒绝服务攻击的改进方法及实现
拒绝服务攻击由于容易实施、难以防范、难以追踪等特点而成为最难解决的网络安全问题之一，针对拒绝服务(DoS)攻击，提出一种应用在无线传感器网络中的解决方案。针对己有“谜语”方法使合法节点执行的计算开销过大，以降低计算开销和能量消耗为目标，提出使用一种预先计算和存储Hash密钥链表的方法，这样，合法节点的处理器只需要查找链表就可以得出“谜语”的答案，在计算速度、存储空间方面得到合理的折衷，而抗DoS攻击的安全性与改进前保持相同。经过仿真发现，在密钥链长度为100，密钥池大小为1000时，任意两个无线传感器网络节点共享至少一对“谜语”密钥的概率大于99％。