论文部分内容阅读
相变存储器(PCRAM)因兼具SRAM、DRAM、Flash等主流存储器的诸多优点以及在纳米尺寸下的可制造性，被认为是最有潜力的新一代存储技术。针对高速大容量需求，本文研发了一款基于40nm工艺1T1R结构的独立式64Mbit PCRAM芯片。为研究相变单元最优编程操作方式，本文设计了一款高速高精度的脉冲电流源芯片;为进一步减小芯片的面积，本文研究了采用1D1R结构的芯片设计方法。本文主要研究内容如下: 1.设计了一款脉冲电流源芯片，用于研究相变单元的编程电流波形，为相变存储器实现高速、高密度和低功耗提供设计测试工具。这一研究填补了市面上无法购得高速高精度电流脉冲发生器的空白。电流脉冲的最小脉冲宽度为100ns，电流值在500μA至10mA之间可调。同时有两路可分别控制脉冲幅度的电流源脉冲输出，可对2 bit存储单元同时进行RESET或者SET操作。并在此基础上，提出了一种改进的芯片设计方法，最小脉冲宽度50ns，电流值在200μA至5mA之间可调。并且同时有7路电流源脉冲输出，可实现7 bit存储单元同时写擦操作，以加快测试速度。另外，7路电流源可以叠加成一路阶梯波电流源，更有利于相变材料的充分结晶，拉大高低电阻的区分窗口。 2.提出了对芯片内部低噪声干扰的ESD及Bonding电路结构。在高频芯片中，芯片的输出频率较高，而芯片内部的基准模拟电路等是低频低噪声的。为了隔离高频噪声对模拟电路的影响，通过采用开尔文连接、栅隔离以及独立为高频输入信号的ESD防护电路提供电源和地的PAD等措施，显著减小了高频噪声对芯片内部电路的影响。该结构已成功应用于高速高精度电流源芯片中。 3.设计了一款基于SMIC40nm CMOS工艺的64Mbit并行接口的独立式PCRAM芯片，存储单元采用1T1R结构。提出了各模块的电路设计及版图设计方案。提出了分级位线结构，使得寄生电容显著减小，加快了充放电的时间，提高了读出速度。针对RESET失效问题，提出了相变存储器的初始化电路设计方案，并且该方案已通过流片验证。测试表明加入了初始化操作，使得芯片的byteyield由79％提升至99％。针对工艺波动引起的模拟电路工作状态发生偏差，以及存储单元操作参数发生变化等现象，提出了配置寄存器设计方案。通过连接test PAD的引脚对开关进行配置，可将模拟电路的输出信号以及存储单元的操作参数调整到期望值。流片后的测试结果表明，芯片的编程电流参数为:RESET电流1.0mA/10ns，SET电流0.2mA/200ns。芯片的读出时间为50ns。 4.设计了一款基于SMIC40nm CMOS工艺的16Mbit PCRAM芯片，采用1D1R结构的存储单元以减小存储阵列面积。Diode作为选通管时，RESET操作支路消耗的电压降超过2.5V的电源电压，因而在电路中添加电荷泵结构，介绍了2倍升压的开关电荷型电荷泵的设计方案。提出了适用于1D1R结构的读灵敏放大器电路设计方法，采用了能够使读电路安全工作的读电压Vread，有效地避免了存储单元可能产生的读破坏现象，同时无须箝位电压，能有效地加快数据读出过程。提出了分次进行写操作的方法，可大大降低芯片的功耗。