论文部分内容阅读
微处理器的设计与制造技术是当前我国蓬勃发展的高新技术。揭示微处理器的内部结构与工作原理,是本文的重要目的。本文介绍了RISC微处理器IP核的设计与实现。经过对微处理器的内部结构深入地研究、探讨,结合微处理器的工作特性,采用Verilog HDL语言描述了一个具备一定功能、速度较快的16位微处理器,具有良好的可读性、可扩展性与可移植性。微处理器采用哈佛体系结构、12 位指令字长和16位数据位长,通过设计单周期指令、在内部设置多个快速寄存器及采用硬布线逻辑代替微程序控制的方法,加快了微处理器的速度,提高了指令的执行效率。论文分析了处理器内部部件的工作原理,详细阐述了微处理器的取指单元、译码单元、执行单元、寄存器组和控制核心的设计。取指单元主要由8位PC(程序计数器)和两级堆栈寄存器构成,可以寻址256个,同时非常容易扩展为16位的地址;跳转指令可以控制PC的取值,直接寻找到目标地址;而且由两级堆栈提供了两级子程序嵌套。译码单元由指令缓存器和指令译码器构成,针对12位的指令代码翻译成16位控制信号,传送给处理器内部各个部件,用以保证各部件正常工作。执行单元负责处理器的算术逻辑运算,是处理器的核心单元,大多数指令都在这个单元中进行运算操作。此处理器的执行单元提供了加、减算术运算和与、或、非、异或等逻辑运算,还有交换、移位操作,满足大多数的需求。寄存器是处理器内部数据存取的中枢,负责保存中间变量。处理器的工作状态、各种数据的保存、处理都基于寄存器来确定、完成,可以减轻执行单元的负担,也大大提高了微处理器的性能。控制核心负责协调微处理器中各部件的工作,控制指令和数据依取指、译码、执行的顺序正确流动。为了更好地验证设计思想,借助EDA工具对微处理器的工作状态进行了软件仿真,给出仿真结果,仿真波形验证了微处理器的工作符合预想。最后用EDA工具对设计代码综合、实现,并下载到FPGA上,进行了简单的硬件验证。