论文部分内容阅读
随着TIC(英文全称time interval counter)技术广泛应用于高能物理及电子测量领域，相比于模拟技术，数字技术有着更高的集成度且易于实现更高的精度，加之计算机技术与半导体工业的成熟，因此在时间间隔测量领域得到广泛应用。为满足高精度时间间隔测量的需求，数字测量方法也在逐步完善，在传统直接计数法的基础上结合基于内插思想的延迟链技术，衍生出一种新的数字测量方法，将这种方法应用在ASIC(Application Specific Integrated Circuit)和FPGA(Field-Programmable Gate Array)技术上实现高精度的时间间隔测量。相比于价格昂贵开发周期长的ASIC，FPGA具有制作周期较短、开发成本低且灵活可编程等诸多优点，但因其本身工作特性及制造工艺的限制，基于FPGA实现的TIC会不可避免的引入多种来源的系统误差，从而降低其测量精度。因此，研究系统误差修正方法对精度要求较高的时间间隔测量具有重要意义。 综合上述情况，本文结合目前常见的时间间隔测量方法，基于以FPGA进位链实现的TIC，研究了系统误差校准的必要性及主要方法，主要研究内容与成果如下: 1.对FPGA加法进位链进行校准，降低了因延迟单元延时不一致引入的误差 本文所用设计是基于FPGA加法进位链的TIC，因为FPGA器件的制造工艺等原因，FPGA内部进位链之间的延迟并不一致，且理论延迟时间与实际测量的延迟量有偏差，而延迟单元的延迟时间长短不一致会使时间间隔测量的精确度降低，因此通过码密度法实现对延迟链的校准，并根据测试所得的数据，得到了校准后的进位单元准确的延迟量，有效降低了因延迟量不一致带来的测量误差。 2.比较分析了原子钟作为工作时钟下的系统误差分布规律并得出校准方案 系统误差整体校准根据时钟源稳定度的不同，分为使用原子钟为工作时钟和板载晶振为工作时钟两种情况分别进行分析。首先搭建了实验平台，使用DE2i-150开发板作为硬件平台，以时间间隔计数器SR620的值为参考真值，研究了在量程范围内，分别使用铯钟及铷钟为代表的原子钟作为工作时钟下的系统误差分布，结果表明:待测时间间隔与系统误差之间呈线性趋势，提出采用线性拟合的方法进行系统误差校正，将误差降至100ps以下，有效改善时间间隔测量准确度。 3.分析了板载晶振为工作时钟下的系统误差分布规律并得出校准方案 换用板载晶振作为工作时钟，设计了不同的时间间隔进行实验，综合原子钟为工作时钟时的测量结果，经过分析发现因板载晶振存在频率偏差，造成系统误差随着待测时间间隔的增加而逐渐增加，使得时间间隔测量准确度随待测时间间隔增加而下降。根据资料对压控晶振进行驯服，使用经过驯服的晶振产生时钟信号并重新进行时间间隔测量，系统偏差显著降低并稳定在固定范围内。 4.验证了不同工作时钟下系统误差校准方案的校准效果 根据以上所得方法，进一步对使用原子钟为工作时钟下的线性拟合校准方案进行验证，任意选取量程范围内的不同时间间隔下进行测量，其误差可实现在100ps以下，证明了该方法的正确性。使用经过驯服的晶振进行不同时间间隔测量的长时间复测，系统误差稳定在100ps以内，提高了测量精度。