论文部分内容阅读
单芯片FM调谐器采用完全集成式CMOS数字低中频架构简化了设计流程，几乎所有的便携式消费电子装置都能轻松导入FM调谐器，有着广泛的市场前景。数字低中频架构利用模数转换器（ADC）把同相位（I）和正交相位（Q）中频信号转换成数字低中频信号，再由数字正交混频器把ADC输出降频转换至基带。△∑ADC具有在目标通带内获得较高的动态范围和较低的功耗的特性，这使其在FM调谐器中具有重要的地位。
论文设计了一个适用于数字低中频架构的四阶连续时间正交带通△∑调制器（CT-QBP△∑M）。论文总结了CT-QBP△∑M的研究现状，明确了CT-QBP△∑M的设计指标，简要介绍了CT-QBP△∑M的基本理论，重点阐述了CT-QBP△∑M的系统级设计方法，深入探讨了过剩环路延时、时钟抖动、系数失配等非理想特性对CT-QBP△∑M性能的影响。所设计的CT-QBP△∑M采用前馈结构，主要模块包括复数积分器，1位量化器和开关电容数模转换器（DAC）等。论文搭建了相应的Simulink模型，建立了整个4阶CT-QBP△∑M的行为级模型并通过仿真确定各模块的设计指标。基于SMIC0.13μm1.2V电源电压CMOS工艺设计了具体的电路，其中复数积分器采用有源RC结构，运算放大器为两级米勒结构；1位量化器由比较器和锁存器组成；开关电容DAC能有效减少时钟抖动对CT-QBP△∑M的影响。
论文进行了版图设计，版图面积为550μm×460μm。经过仿真验证，结果表明，4阶CT-QBP△∑M的带宽为200KHz，中心频率在200KHz处，在12MHz的采样频率下，峰值信号噪声失真比（SNDRp）为82dB，动态范围（DR）为85dB，整体功耗约为3.9mW，满足FM调谐器系统的要求。