论文部分内容阅读
∑-△方法是20世纪80年代兴起的一种高精度转换器实现方法，这种方法应用过采样和噪声整形原理，将信号频带内的量化噪声能量大大压缩，从而达到很高的信噪比，具有高精度、高线性和便于与数字系统集成的优点。国内在近10年才有这方面的研究，而且研究主要集中于音频领域（带宽20kHz），主要原因就是∑-△ADC由相对很小的模拟调制部分和占将近百分之九十的数字滤波部分（降采样滤波器）组成，降采样滤波器在系统级和电路级的设计都存在困难。
降采样滤波器是∑-△模数转换器中的重要组成部分，低精度、高采样频率的数字调制信号被转换成高精度、奈奎斯特频率采样的信号。本文的研究内容是一种带宽150kHz，精度16位的∑-△模数转换器中的降采样滤波器的设计和实现。本设计与传统音频领域的∑-△ADC应用相比很大程度地拓展了处理带宽，提高了处理精度，并且便于集成在SOC（System on Chip）芯片中，主要应用于医疗仪器、移动通信、过程控制和PDA（Personal Digital Assistants）等领域。
本文设计和实现了一个过采样率为128的降采样滤波器，应用于三阶CRFB（Cascade-of-Resonators，Feedback form）结构的∑-△调制器。该降采样滤波器包括：Sharpened CIC（Cascaded Integrator-Comb）滤波器、ISOP（Interpolated Second-Order Polynomials）滤波器和三个FIR半带滤波器。Sharpened CIC和ISOP滤波器同时实现了降采样和频率补偿两种功能，减小了硬件开销。FIR半带滤波器利用冲激响应的对称性，改善了滤波器的速率、功耗等性能，更重要的是减小了芯片面积。在降采样滤波器的RTL编码中，应用置换原则大大节省了芯片面积和功耗。
整个设计经过了Matlab系统仿真、Verilog HDL RTL级代码编写、Synopsys Design Compiler综合和用Synopsys VCS做综合后仿真，仿真结果表明本设计满足性能指标要求。