论文部分内容阅读
近年来随着无线通讯的迅速发展，射频产品已经成为我们工作和生活中不可缺少的一部分。频率综合器作为射频集成电路中的关键模块之一，其性能指标直接影响着射频前端系统的整体性能。因而，随着人们对射频产品多协议兼容、小型化和高数据率传输等要求的提高，快速锁定的宽带、低噪声频率综合器成为当今频率综合器的研究热点。
本文基于频率综合器的发展趋势提出了一种宽带低功耗快速锁定的∑一△小数分频的双环路频率综合器结构，并对频率综合器的系统结构和环路中的主要模块进行了深入的研究。其中主要的创新点如下：
提出了新的双环路频率综合器结构，加快环路的锁定速度。其中粗调环路采用数字信号控制VCO中开关电容阵列的方式实现，该数字控制信号经过粗调环路的预设一比较一调整的步骤和逐次逼近搜索方式完成。本文对新结构中频率比较过程的比较误差、比较时间及双环路的锁定时间进行了理论分析，结果表明新结构的频率综合器可以在15 μs内完成锁定。
将粗调环路中的频率比较模块与细调环路中分频器进行了合并，降低了环路的功耗。新结构的粗调环路中，VC0的输出频率需要经过高速预分频的方式降低到数字电路可以处理的频率后，再由数字电路完成计数和比较功能；这些功能与细调环路中分频器的功能相似。因此本文将两者合并成一个模块，并成功解决了合并中的难点，消除了粗调环路中高速分频引入的功耗并节省了面积。
提出了新的∑一△调制器(SDM)结构，通过反馈改善SDM的量化噪声。SDM是小数分频的调制模块，在调制的过程中会产生量化噪声和杂波。传统的方法是加入高频伪随机信号扰乱SDM的周期性，从而减少量化噪声和杂波的影响。但是通常高频伪随机信号的产生需要复杂的额外电路。论文提出了滤波和反馈引入伪随机信号的方法，通过增加简单硬件达到了明显改善SDM输出信号频谱的目的。
实现了1.6-2.60GHz的宽频带低噪声压控振荡器(VC0)。通过优化电感和开关电容阵列，本文实现了宽带低噪声的VC0，其中VC0频率范围1.6-2.6GHz，调节范围近50％，工作频率2.3GHz时在1MHz频率偏移处的相噪声只有-124dBc/Hz。
论文还改进了鉴相鉴频器(PFD)结构。传统的PFD中复位脉冲用于消除电荷泵的死区，但该脉冲的存在影响了环路锁定速度。本文对两级PFD结构的延时控制单元进行了改进，使延时由后级的电荷泵的响应时间决定，消除了PFD对环路锁定速度的影响并简化了电路。