高精度噪声整形SAR ADC设计

• 作 者: 王鹏
• 出 处: 东南大学
• 发表日期: 2019年01期
• 关键词: 噪声整形逐次逼近型模数转换器 高精度 低功耗 冗余

现代通信系统中,需要大量使用高精度模数转换器,为了提高集成度,需要面积和功耗尽可能小。逐次逼近型模数转换器(SAR ADC)的功耗低、面积小,然而比较器的噪声限制了其精度。Delta-sigma模数转换器(delta-sigma ADC)则是最常用来实现高精度的结构,但是由于该结构中会使用大量运放,导致其功耗高、面积大。噪声整形逐次逼近型模数转换器(NS SAR ADC),结合了SAR ADC功耗低、面积小以及delta-sigma ADC高精度的优点,是当下高精度模数转换器领域的研究热点。本文面向现代通信系统,设计一款SNDR大于75dB、带宽为12.5MHz的噪声整形逐次逼近型模数转换器。在系统结构上,本文兼顾高精度和宽带进行设计,采用两通道交织并结合辅助ADC的噪声整形逐次逼近型结构。首先,采用了两通道交织技术以提升带宽,由于使用过采样技术,交织引入的误差均在带宽外,无需校准。其次,为了进一步提升转换速度,添加了一个四位的辅助ADC用于获得高四位的量化结果,并被两个主通道共用。此外,在主通道中添加了一位冗余位,用以覆盖主通道和辅助路径中的不匹配。在电路设计上,本文采用了一个增益相对稳定的余量放大器取代动态放大器以构造噪声整形函数,从而获得了稳定的噪声整形效果。此外,还设计了SAR ADC中的重要电路模块,包括异步时序电路、DAC电容阵列和全动态比较器等。针对电容失配问题,本文提出了一种二阶的失配误差整形(Mismatch Error Shaping,MES)开关算法,通过将前两次低位的比较结果反馈回当前次输入,实现对电容失配误差的整形,相比于传统的校准算法,该方法逻辑简单,电路开销少。本文基于TSMC 40nm CMOS工艺设计了版图,核心版图面积为0.188)8)~2,并进行了后仿真,结果表明:在1.1V电源电压,200MS/s采样频率,4.69MHz、±0.8V输入,并添加噪声的情况下,SNDR达到79.3dB,即有效位数为12.88bit,功耗为6.52mW,FoM值为172.3dB。仿真结果满足高精度ADC的设计要求。