论文部分内容阅读
随着半导体工艺技术的不断进步，处理器芯片的发展遇到了很多新挑战。其中，低功耗技术已经成为了处理器体系结构设计中一个非常重要的研究领域。特别是针对嵌入式处理器，由于其电池容量、体积以及便携性等因素，功耗问题尤为突出。同时随着社会发展和科技进步，图像处理、语音处理、娱乐和网络浏览等桌面处理器上的应用程序逐渐在嵌入式处理器上普及，这就对嵌入式处理器的功耗提出了更高的要求。 本论文围绕嵌入式处理器的功耗问题，以嵌入式处理器SuperV DSP为基础，重点研究体系结构级低功耗技术。主要针对地址总线编码低功耗技术、寄存器文件低功耗设计以及高速缓冲低功耗优化等方面开展了相关的研究工作。 本文的主要内容包括: 在地址总线编码低功耗技术方面，本论文提出了一种采用循环预测的低功耗地址总线编码技术。该技术通过检测和预测循环程序，使得编码后总线可以在循环程序执行过程中保持不变，从而有效降低总线功耗。同时采用基地址寄存器和偏移地址寄存器来记录循环程序的地址总线，减少面积开销。 在寄存器文件低功耗设计方面，本论文首先提出了一种避免冗余读操作的技术。该技术通过增加一个循环次数寄存器，保存循环程序中分支指令的一个操作数。由于该操作数代表循环程序的执行次数，在程序执行过程中保持不变。因此当需要该操作数时，可以由循环次数寄存器提供，从而减少寄存器文件的访问，节省功耗开销。然后提出一种循环缓冲技术，该技术针对部分循环程序只使用到几个寄存器的特点，采用循环缓冲替代寄存器文件来保存所需要的操作数，减少寄存器文件的访问，从而达到降低功耗的目的。 在高速缓冲低功耗优化方面，本论文提出一种路预测的数据高速缓冲低功耗技术。通过对传统组相联数据高速缓冲结构中增加一个标志记录缓冲器和一个路记录缓冲器，实现了指令对组相联数据高速缓冲的路预测功能，从而减少了无关路的标志位存储器和数据存储器的访问。同时，通过采用替换策略和优化有效标志位的方法减少了面积开销。