论文部分内容阅读
随着大规模集成电路的发展,场效应晶体管的特征尺寸不断按比例缩小,以期获得更低的成本和更好的性能。但是,当器件尺寸进入了亚100nm尺度后,各种问题和挑战也随之而来,诸如短沟效应、迁移率退化、源漏串联电阻增大、沟道杂质随机涨落等等。为了解决这些问题,新的器件结构、新的材料、新的工艺被不断尝试和应用。
本论文就是在这种充满挑战的情况下,针对纳米尺度下的栅和源漏区域,尝试研究了多种器件、材料和技术,包括硅纳米线围栅器件,镍硅化物、镍锗化物与镍锗硅化物,以及应用于肖特基源漏MOS晶体管用来改善势垒高度的杂质分凝技术。然而,新技术的引入都必须与传统的CMOS工艺相兼容,才可能得到工业界的普遍认可和采纳。所以,本论文重点研究了下一代新器件工艺制备中的关键技术。
针对硅纳米线围栅器件突出的栅控能力可以有效抑制短沟效应,本论文重点研究了硅纳米线围栅器件的工艺制备方法,成功研制出一种在SOI衬底上采用湿氧氧化纳米线制备围栅器件的技术。该方法工艺步骤简单,效率高,能够有效降低工艺成本。实验制备得到的n型和p型硅纳米线围栅器件性能优异,其亚阈值斜率分别为65mV/dec和70mV/dec,DIBL效应导致的阈值漂移均只有8mV/V。与此同时,我们还以硅纳米线围栅器件为基础,制备出了电流镜等简单电路,复制电流的误差很小,展现了该器件结构在电路领域的应用前景。
为了降低源漏区域的寄生电阻,本论文对硅化物的工艺制备作了优化。采用了多种实验表征技术,从硅化物的方块电阻、组分、形貌,以及NiSi/Si金半接触的势垒高度和理想因子等角度,详细研究了退火温度、退火时间对NiSi特性的影响。另一方面,鉴于SiGe、Ge等高迁移率材料在MOS器件中的应用前景,论文对NiSiGe、NiGe的材料特性和电学特性展开了充分的研究,并且分析了Ti帽层对于NiGe,夹层金属Ni/W/Ni对于NiSiGe薄膜的改善作用。实验得到了如何制备高性能硅化物的优化工艺条件窗口,对器件的源漏设计有着重要的参考意义。
为了进一步提高肖特基源漏MOS晶体管的开关特性,本论文详细研究了杂质分凝技术对肖特基势垒高度的有效调节作用,采用硅化反应致杂质分凝(SIDS)和硅化物作为扩散源的杂质分凝(SADS)两种技术,针对杂质的不同注入剂量和后续的退火温度与时间作了优化。针对NiSi/Si肖特基结,用SADS方法得到了0.17eV的势垒调节幅度。对于NiGe/Ge肖特基结,SADS调节的幅度大于SIDS,得到了0.02～0.05eV的空穴势垒高度,满足Ge基肖特基源漏MOS器件的应用。对于NiSiGe/SiGe肖特基结,两种方法的势垒调节幅度差不多,均为0.1eV,并分析了杂质注入及后续退火对镍锗硅化物薄膜物相的影响。这些实验工作有效验证了杂质分凝技术应用在肖特基源漏MOS晶体管的可行性。