论文部分内容阅读
随着芯片规模的不断扩大,设计和制备过程中产生的各种问题都导致芯片测试的难度和成本越来越高.尤其在模拟及混合信号电路领域,由于电路形式及处理信号的独特性,测试理论相对落后,测试难度更大.当前,芯片设计已经开始步入SOC系统设计阶段,工艺则已经达到深亚微米阶段,从芯片规模、时钟频率、故障机理等方面给集成电路测试带来了挑战.测试将是日后SOC数模混合系统芯片发展的瓶颈.研究人员在今后要花更多的精力到如何降低测试成本上,而不是单纯追求电路设计水平的提高.因此,可测性设计方法逐渐受到重视并得到广泛研究.目前,模拟及混合信号电路的测试和可测性设计方法还处于百家争鸣的状态,其根本原因在于缺乏一个可以真正将器件的结构与电路性能参数有机联系起来的统一故障模型.该文从电路分析与设计的角度对基于数字信号的专用模拟及混合信号芯片可测性设计方法进行了研究,重点提出了芯片中常见的几种基本单元模块的基于数字信号的测试及可测性设计方法,以及模块电路及芯片整体的实用系统测试方法.在可测性设计方法的基本原理方面,对可测性从通用流程、故障模型、故障模拟、分区重构策略、测试矢量生成及响应处理内容进行了介绍,在各相应小节中对所研究的基于数字信号的可测性设计方法中的研究结果进行了详细阐述,并首次提出模拟及混合信号电路的MOS管宽长比实用等效模型.在模拟及混合信号电路基本组成单元和模块电路的测试及可测性设计方法上,以MOS管宽长比模型为基础,引入灵敏度矩阵对电路进行性能参数的选择.并结合数字化测试方法进行测试,最终将结果映射计算到电路各器件的不同结构参数上.在模块级方法基础上,对基于数字信号的模拟及混合信号芯片系统极可测性设计方法进行了研究,并分别对系统架构及基本设计流程、分区重构策略、测试核模块的结构和模拟信号传输总线进行了研究.重点给出了系统架构、流程和测试核模块的结构.所研究的基于数字信号的专用模拟及混合信号芯片测试及可测性设计方法也可以嵌入到SOC内的模块设计中,便于解决不同厂商间的IP模块组合测试问题,还可以为其它类似的电路及芯片设计提供借鉴.