论文部分内容阅读
随着芯片集成度越来越高，芯片成本问题渐渐突显出来，且变得越来越重要，成为芯片发展过程中要面临的一大重要挑战。
芯片的集成度高，导致掩模板（mask）层数增多，以及掩模板的加工复杂度增加；越来越细的工艺线宽，意味着光刻源波长越来越细，这些对光刻设备的要求越来越高，每次光刻成本就越来越高；同时越来越细的线宽，还给工艺的每个流程，工艺的生产参数控制，以及设备维护提出更高的要求，这些都大大增加了芯片的生产成本。
由于芯片功能变得越来越复杂，测试向量也变得越来越多，测试费用也相应提高。同时，越来越多和越来越细的芯片管脚也提高了对封装设备的要求，最终提高了封装成本。总结起来：
最终芯片单位成本=量产的裸片成本+封装成本+测试和组装成本
当芯片进入物理版图设计阶段，可以控制芯片成本的方法比较有限。只能是从“量产的裸片成本”和“封装成本”两方面来考虑。在布局规划阶段，减少量产的裸片成本，可以依靠减小芯片面积和减少使用金属层数来实现；减少封装成本，可以依靠减少芯片封装金线条数来实现。同时在考虑减少芯片成本的前提下，芯片布局规划仍要保证满足供应芯片充足的电源，以及为之后布线的步骤提供足够布线资源的要求。
本文从控制芯片面积、金属层数、封装金线数几个方面入手，讨论芯片布局对芯片成本的影响以及考虑降低芯片成本而进行芯片布局最优化设计的方法。以一款SMIC0.18μm Flash内存控制芯片（ZD5820）为例，结合不同芯片布局方案的对比，分析对比不同设计方案的电源网络、布线资源的优劣，从而最终得出一个最优化的设计方案，以达到最大限度的节约芯片成本，且满足芯片布局要求的目的。