论文部分内容阅读
低功耗设计是当前IC设计和研究领域的一个热点，出现了大量的功耗优化技术。设计者可以通过软硬件划分、插入门控时钟、动态频率调整、单元尺寸优化等方法，从结构级、模块级、门级乃至晶体管级进行功耗优化。
对功耗优化技术的研究大多关注于它们在IC设计流程特定环节的实现，而较少地从整体角度研究各项技术的协调及其对IC设计流程的影响。本课题通过一个红外遥控芯片BJUT6122的设计实例，就IC前端设计中的上述问题展开研究。该芯片可以应用于智能家电的低功耗便携式设备中，具有实际的应用价值。
本文首先基于对芯片应用环境和设计要求的分析，完成了芯片体系结构的划分，确定了全局异步局部同步(GALS)的互连策略；在此基础上，以功耗优化为着眼点选取具体的实现方案，完成1.3万行RTL代码编程，并对芯片的键盘扫描方式、编码格式和编码传输方式等方面都进行了低功耗设计，尽可能地降低功耗；随后，以该RTL设计模型作为依据进行功耗估计，基于对芯片翻转活动性分析，插入层次化的门控时钟单元，使芯片功耗与初始设计相比降低了13％。
随着功耗优化技术的广泛采用，由此引入的设计缺陷也日渐增多，针对低功耗设计的验证成为验证流程中的重要方面。本课题以System Verilog断言检查和受约束的随机向量生成为手段，采用直接测试和受约束的随机测试结合的验证策略，有效地解决了由功耗优化技术所带来的验证问题，保证了设计的正确性。
逻辑综合可以进行门级功耗优化，这一过程可以由EDA综合工具自动完成。本课题还根据BJUT6122的结构特点完成了逻辑综合，以及对门控时钟单元的可测性设计。
本文最后对设计工作进行了总结并提出了对进一步工作的展望。